组合逻辑电路

第三章 组合逻辑电路第三章 组合逻辑电路教学目标、要求：掌握组合逻辑电路的概念；熟练掌握组合逻辑电路的分析与设计方法；熟练掌握编码器、译码器、数据选择器、半加器，全加器等典型逻辑器件使用方法；正确理解组合逻辑部件的电路结构和工作原理；了解组合逻辑设计与组合逻辑电路中的竞争冒险问题，知道克服竞争冒险的一些方法；熟悉用中规模集成电路实现组合逻辑函数的方法。内容提要：组合逻辑电路的基本分析与设计方法；加法器和数值比较器；编码器和译码器；数据选择器和分配器；用中规模集成电路实现组合逻辑函数；组电路中的竞争冒险。重点、难点：组合逻辑电路的分析步骤：写出各输出端的逻辑表达式化简和变换逻辑表达式列出真值表确定功能; 组合逻辑电路的设计步骤：根据设计求列出真值表写出逻辑表达式(或填写卡诺图) 逻辑化简和变换画出逻辑图。编码器、译码器、数据选择器、数值比较器、加法器等常用组合逻辑集成器件的功能和基本应用方法。教学方法：启发式、讨论式、探究时，理论、实验和实际应用有机结合。教具、课件：多媒体装置、投影机、幻灯片等。教学学时：12学时概述组合电路是由若干基本门电路构成的电路，具有如下特点：1逻辑功能特点电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。2电路结构特点组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。L1 = f1（A1、A2、Ai）L2 = f2（A1、A2、Ai） Lj=fj（A1、A2、Ai） 3.1 组合电路的分析设计方法一组合电路的分析方法即由给定组合逻辑电路分析出其逻辑功能。1分析方法分析过程一般包含4个步骤：2分析举例【例1】组合电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。（2）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能 ： 当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。【例2】组合电路如图，试分析其逻辑功能。解：（1）由逻辑图写出逻辑表达式(2)变换。（3）列真值表：（4）分析逻辑可能：由表可知，若输入两个或两个以上的1（或0），输出Y为1（或0），此电路在实际应用中可作为三人表决电路。【例3】如下图电路。解：（1）表达式Y= D + C+ B+B C D +A+ AC D + A BD + A B C已经是最简，不再化简。（2）真值表（3）逻辑功能由真值表看出，四位二进制数中，1的个数为奇数时， Y=1，否则Y=0。所以，该电路为四位检奇电路检验四位二进制数中1的个数。A B C DY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10110100110010110二组合电路的设计方法1设计步骤：（1）根据逻辑要求设定逻辑变量（2）列出真值表（3）由真值表写出表达式（4）化简表达式（5）作逻辑图。2设计举例【例4】某产品有A、B、C、D四种指标，其中A为主指标。当包含A在内的三项指标合格时，产品属正品，否则为废品。设计产品质量检验器。要求用与非门实现。解：设计如下：（1）用Y表示产品。A、B、C、D为1时表示合格，为0表示不合格。（2）列真值表（3）得表达式 Y = ACD + ABD + ABC+ ABCD（4）化简化简Y = ABD + ACD + ABC化成与非形式：A B C DY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000010111（5）作逻辑电路图【例5】：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。解：设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。（1）根据逻辑要求列出真值表。(2)由真值表写逻辑表达式：（3）变换：用与非门实现 图（a）用异或门实现图 (b) 3.2 加法器和数值比较器3.2.1 加法器一、加法器的基本概念及工作原理加法器实现两个二进制数的加法运算 1半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表：由真值表直接写出表达式:画出逻辑电路图。如果想用与非门组成半加器，则将上式用代数法变换成与非形式：由此画出用与非门组成的半加器和逻辑符号2全加器能同时进行本位数和相邻低位的进位信号的加法运算和分别是被加数和加数，为相邻低位的进位，为本位的和，为本位的进位。全加器的真值表如下表由真值表直接写出逻辑表达式，再经代数法化简和转换得：根据逻辑表达式画出全加器的逻辑电路图：逻辑符号二、多位数加法器4位串行进位加法器由图可以看出多位加法器是将低位全加器的进位输出CO接到高位的进位输入CI.因此，任一位的加法运算必须在低一位的运算完成之后才能进行，这种方式称为串行进位。这种加法器的逻辑电路比较简单，但它的运算速度不高。为此，可采用超前进位的加法器，使每位的进位只由加数和被加数决定，而与低位的进位无关。3.3.2 数值比较器一一位数值比较器1、真值表：输 入输 出ABFABFABFAB001101010010010010012、表达式： 3、逻辑电路：二集成数值比较器有两组数据输入端A3、A2、A1、A0 和B3、B2、B1、B0三个控制输入端、三个比较输出端AB、AB、AB其功能表如下：输 入 信 号控 制 信 号输 出 信 号A3 B3A2 B2A1 B1A0 B0ABABABA3B3100A3B3010A3B3A2B2100A3B3A2B2010A3B3A2B2A1B1100A3B3A2B2A1B1010A3B3A2B2A1B1A0B0100A3B3A2B2A1B1A0B0010A3B3A2B2A1B1A0B0100100A3B3A2B2A1B1A0B0010010A3B3A2B2A1B1A0B0001001三比较器的扩展利用2个4位比较器可构成1个8位比较器。如下图所示：3.3 编码器和译码器3.3.1编码器编码将特定含义的输入信号（文字、数字、符号）转换成二进制代码的过程. 能够实现编码功能的数字电路称为编码器。一、二进制编码器用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系: 2nN 1、三位二进制编码器输入是8个需要编码的信号（互相排斥），分别用I0、I0、I7表示；输出是3位二进制编码，分别用Y2、Y 1、Y0表示。其中，I0、I0、I7是一组互相排斥的变量，其简化编码真值表如下。输 入输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1逻辑式为：Y2 I4I5I6I7 Y1 I2I3I6I7 Y0 I1I3I5I7进一步得到逻辑图，属或门阵列。用与非门实现，输入采用非变量形式：2、三位二进制优先编码器优先编码器允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。需编码的8个输入信号I0、I0、I7允许有多个同时输入，但电路只对优先级别最高的进行编码（优先级别可自行设定）。在编码器中，设I7级别最高、I6次之、I5再次之、I0最低。其编码真值表、逻辑式、逻辑图为：I7 I6 I5 I4 I3 I2 I1 I0Y2 Y1 Y01 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0 逻辑图参见教材P131图3.3.5。【例6】电话室有三种电话， 按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路。解：（）根据题意知，同一时间电话室只能处理一部电话，假如用A、B、C分别代表火警、 急救、工作三种电话，设电话铃响用1表示，铃没响用0表示。当优先级别高的信号有效时，低级别的则不起作用，这时用表示；用Y1, Y2表示输出编码。（） 列真值表: 真值表如表所示。0 00 11 0 1 0 1 0 0 1Y1 Y2 A B C输 出 输 入表3 例6的真值表（） 写逻辑表达式（） 画优先编码器逻辑图如图3所示。图3 例6的优先编码逻辑图3、集成8线3线优先编码器常见的集成3位二进制优先编码器74LS148的符号和管脚图如图3.3.7：扩展功能的输出端。74LS148的功能如表3.3.4所示。 图 3.3.7 74LS148优先编码器（a） 符号图； (b) 管脚图图中， 为输入信号端，是使能输入端，是三个输出端，和是用于表 3.3.4优先编码器74LS148的功能表输入使能端输入输出扩展使能输出11111101111111111110000000101000101011001001011100110101111010001011111010101011111101100101111111011101在表4中，输入I0I7低电平有效，I7为最高优先级，I0为最低优先级。另外，用两片74LS148可级联成16线4线优先编码器，参见教材P133图3.3.8。优先编码器74LS148的应用：74LS148编码器的应用是非常广泛的。 例如，常用计算机键盘，其内部就是一个字符编码器。它将键盘上的大、小写英文字母和数字及符号还包括一些功能键（回车、空格）等编成一系列的七位二进制数码，送到计算机的中央处理单元CPU，然后再进行处理、存储、输出到显示器或打印机上。 还可以用74LS148编码器监控炉罐的温度，若其中任何一个炉温超过标准温度或低于标准温度，则检测传感器输出一个0电平到74LS148编码器的输入端， 编码器编码后输出三位二进制代码到微处理器进行控制。输入输 出InY3 Y2 Y1 Y0I0I1 I2I3I4I5I6I7I8I90 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1二、二十进制编码器1、8421BCD码编码器（1）真值表及逻辑式：Y3 I8I9Y2 I4I5I6I7 Y1 I2I3I6I7 Y0 I1I3I5I7I9（2）逻辑图为：在输入端及输出端加上非门就构成输入输出均为反变量的逻辑图。2、8421BCD优先编码器（1）真值表：（2）逻辑式（已化简）：Y3 I9I8（3）逻辑图参见教材P135图3.3.11。I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 03、集成（8421BCD）10线-4线优先编码器在P135图3.3.11输入端及输出端加上非门，构成输入输出均为反变量的逻辑图，由此做成集成编码器74LS147，逻辑图参见教材P136图3.3.13。三、几种常用编码1、十进制编码8421码、与3码、2421码（A码、B码）等。2、循环码循环码又称为反射码、格雷码（Gray Code），其编码中的每1位从上到下的排列顺序都按照固定的周期进行循环。如下表所示4位循环码，第4位以0 1 1 0为周期进行循环，第3位以00111100为周期进行循环，第2位以0000111111110000，等等。十进制数循环码十进制数循环码012345670 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 00891011121314151 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 1 1 0 0 03、ASCII吗美国国家信息交换标准代码，参见教材P139。332译码器译码器将输入代码转换成特定的输出信号。假设译码器有n个输入信号和N个输出信号，如果N=2n ，就称为全译码器，常见的全译码器有2线4线译码器、3线8线译码器、4线16线译码器等。如果N2n ，称为部分译码器，如二一十进制译码器（也称作4线10线译码器）等。一、三位二进制译码器【例】：用与非门设计3线8线译码器解：（1）列出译码表：（2）写出各输出函数表达式：画出逻辑电路图：也可在输出端加上非门，输出反变量：将上述电路做成集成电路形式，就得到集成3线-8线译码器74LS138。A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、为使能输入端。当G11、0 时，译码器处于工作状态；否则，译码器处于禁止状态。其功能表如下：其中参见教材P142。可方便地将若干个芯片级联成更多位的译码器。参见教材P143。二、二十进制译码器把二十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。1、8421BCD码4线10线译码器（1）真值表输 入输 出A3 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y90 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 （2）表达式（3）逻辑图2、集成8421 BCD码译码器74LS42输 入输 出A3 A2 A1 A0 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1三、显示译码器数字显示器件是用来显示数字、文字或者符号的器件。能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。常用的数字显示器有多种类型。按显示方式分，有字型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示器、场致发光数字板、气体放电管显示器、等离子体显示板等。目前应用最广泛的是由发光二极管构成的七段数字显示器。（一）七段数字显示器原理七段数字显示器就是将七个发光二极管（加小数点为八个）按一定的方式排列起来，七段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。半导体显示器的优点是工作电压较低（1.53V）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。缺点是工作电流大，每个字段的工作电流约为10mA左右。图 七段数字显示器及发光段组合图 （a）显示器 （b）段组合图 图 半导体数字显示器的内部接法 （a）共阳极接法 （b）共阴极接法 (二)七段数码显示译码器1真值表（共阴极接法）输 入输 出显 示数 字D C B Aa b c d e f g有效码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10123456789无效码1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 12、七段数码显示译码器表达式写出表达式，利用含无关项的可诺图进行化简，得如下式子： 3、8421BCD码七段数码显示译码器电路图(三)集成七段译码器七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成显示器所需要的七个段信号ag。（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。 （2）灭零。当输入RBI =0 ，而输入为0的二进制码0000时，则译码器的ag输出全0，使显示器全灭；只有当RBI =1时，才产生0的七段显示码。所以RBI称为灭零输入端。 （3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。 （4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。 作输入使用时，如果BI=0时，不管其他输入端为何值，ag均输出0，显示器全灭，。因此BI称为灭灯输入端。 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。 将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。下表为它的逻辑功能表。 ag为译码输出端。另外，它还有3个控制端：试灯输入端LT、灭零输入端RBI、特殊控制端BI/RBO。其功能为：表 七段显示译码器7448的逻辑功能表功能（输入）输入输入/输出输出显示字形LT RBIA3 A2 A1 A0BI/RBOa b c d e f g0123456789101112131415灭灯灭零试灯1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 11111111111111110011 1 1 1 1 1 0 0 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 1 0 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 1 1 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 1 0 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 1在多位十进制数码显示时，整数前和小数后的0是无意义的，称为“无效0”。 在下图所示的多位数码显示系统中，就可将无效0灭掉。从图中可见，由于整数部分7448除最高位的RBI接0、最低位的RBI接1外，其余各位的RBI均接受高位的RBO输出信号。所以整数部分只有在高位是0，而且被熄灭时，低位才有灭零输入信号。同理，小数部分除最高位的RBI接1、最低位的RBI接0外，其余各位均接受低位的RBO输出信号。所以小数部分只有在低位是0、而且被熄灭时，高位才有灭零输入信号。从而实现了多位十进制数码显示器的“无效0消隐”功能。3.4 数据选择器和分配器3.4.1数据选择器在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器,其作用相当于多路开关。常见的数据选择器有四选一、八选一、十六选一电路一、以四选一数据选择器1、真值表2、逻辑表达式3、逻辑图二、集成数据选择器（一）集成8选1数据选择器74LS1511时，选择器被禁止，无论地址码是什么，Y总是等于00时，选择器工作。74LS151的真值表：（二）数据选择器的扩展A30时，0、1，片(2)禁止、片(1)工作A31时，1、0，片(1)禁止、片(2)工作342 数据分配器一、1路-4路数据分配器1、真值表2、逻辑表达式3、逻辑图二、集成数据分配器3.5 用中规模集成电路实现组合逻辑函数可方便地利用MSI构成逻辑函数，用得较多的是集成数据选择器和二进制译码器。一用数据选择器构成逻辑函数1数据选择器表达式（1）4选1选择器74LS153（ST=0时工作）：（2）8选1选择器74LS151（ST=0时工作）：2用选择器实现逻辑函数之一在选择器表达式中，将Di视为一变量（若干个Di分别为该变量的原变量或反变量），则选择器表达式可看作n个地址变量和1个数据变量构成的标准与或表达式全部最小项之和，适当使若干个Di部分为0、部分为1、部分为原变量、部分为反变量，即构成任意若干最小项构成的逻辑式，进一步得到逻辑电路图。如果函数的变量数为k，则应选择地址变量为k1（2k-1选1）的数据选择器。应用举例【例1】用数据选择器实现函数F=AB+BC+AC属3变量函数，故利用4选1选择器。有公式和图像法两种方法实现：（1）公式法先将函数F化为标准与或式：与选择器表达式比较。为求得将F与Y的一致，将F表示为： 那么，使Y中的A1=A、A0=B，D0=0、D1=C、D2=C、D3=1，即可用选择器实现逻辑函数F。逻辑图为：注意：逻辑函数式F中逻辑变量排列顺序不同，选择器表达式Y的形式也不同，从而逻辑图不同，但实质都是一样的。注意：为了与选择器表达式Y式比较，函数式F应化为与Y式对应的形式：，其中Xi为0或1或C或。一般均可做到，必要时可变换变量顺序。（2）图形法先画出F含变量的卡诺图，再画出选择器输出信号的卡诺图，然后比较得到结果。先将函数F化为标准与或式：按照下表得到函数含变量C的F卡诺图：A BC卡诺图方格中填0 11 01 11 11101CC1按照下表得到函数含变量Di的Y卡诺图：A1 A0Y卡诺图方格中填0 00 11 01 1D0D1D2D3D0D1D2D3比较得到：A1=A，A0=B，D0=0、D1=C、D2=C、D3=1，即可用选择器实现逻辑函数F。逻辑图如上。【例2】用数据选择器实现4位二进制数检偶电路。属4变量函数，故利用3个地址变量的8选1选择器。真值表如下：（1）公式法有真值表得与选择器表达式比较。那吗，使Y中的A2=A、A1=B、A0=C，D1=D2= D4=D7=D、D0= D3= D5=D6=，=0，A B C DZ0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11001011001101001即可用选择器实现逻辑函数F。逻辑图为：（2）图形法函数Z含变量D含变过量取值表（真值表中Z=1的项）A B C D 卡诺图方格中填0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101001DDDD按照此表得到函数含变量D的Z卡诺图：按照下表得到函数含变量Di的Y卡诺图：A3 A2 A1Y 卡诺图方格中填0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D7通过比较，使Y中的A2=A、A1=B、A0=C，D1=D2= D4=D7=D、D0= D3= D5=D6=，即可得到逻辑图。【例3】用数据选择器实现函数Z（A，B，C，D）=m(3，4，5，6，7，8，9，10，12，14) 此类问题采用图形法处理较为简单。函数Z含变量D含变过量取值表（真值表中Z=1的项）及选择器取值表如下：A B C D 方格中填0 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 1 01 1 11010101000D111DA3 A2 A1 Y 方格中填0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D7按照此表得到函数含变量D的Z卡诺图：通过比较，使Y中的A2=A、A1=B、A0=C，D0=0、D1=D、D2= D3=D4=1、D5= D6=D7=，即可得到逻辑图。 3用选择器实现逻辑函数之二由Y = （miDi）看出，适当控制Di=1或0，可得到由若干最小项组成的逻辑函数，进一步得到逻辑电路图。如果函数的变量数为k，则应选择地址变量为k的（2k选1）数据选择器。【例4】化成最小项形式 Y = （0，1，3，5，6，7）在选择器中，使D2=D4=0 、D0=D1= D3=D5= D6=D7=1 ，则Y = （0，1，3，5，6，7）二用二进制译码器器构成逻辑函数1二进制译码器特点在二进制译码器中，n个输入量Ap与2n个输出量Yk制间的关系：Yi=mi ，即每个输出均为输入量的一个最小项。集成二进制译码器则存在着 。将若干个最小项或反最小项组合在一起，即构成某一逻辑函数。利用集成二进制译码器构成的逻辑函数，一般为与非形式。2逻辑函数的标准与非表达式将Z=mi取两次非号，再用摩根定律将下面的非号展开，即化为与非形式。应用举例【例5】用集成译码器设计全加器。写出全加器真值表，得到如下表达式：选用集成3线8线译码器74LS138，并且使A2=A、A1=B、A0=Ci-1，【例6】用集成译码器实现3输出逻辑函数： 写成最小项形式： 选用集成3线-8线译码器74LS138，并且使A2=A、A1=B、A0=C， 即得到逻辑图。3.6 只读存储器（ROM）只读存贮器Read Only Memory (简称ROM)是一种只能读出的存储器，根据写入方式的不同，分为掩模ROM、可编程ROM（PROM）和可擦除ROM（EPROM）三类。一ROM结构1ROM结构示意图（1）方框图ROM是一种n位地址输入An-1、An-2、A1、A0，b位数据Db-1Db-2D1D0的逻辑电路。（2）内部示意图n位地址码An-1An-2A1A0经地址译码器译码后，产生2n