60进制计数器.doc

综合性、设计性实验报告电子技术实验（数字电子部分）报告分数： 学 期：班 级：姓 名：日 期：1. 实验目的1）掌握中规模集成计数器74LS161的引脚图和逻辑功能；2）利用74LS161和555定时器构成60进制计数器；3）在Multisim软件中仿真60进制计数器2. 预习要求1）阅读数字电子技术基础相关内容，了解集成计数器的原理及功能；2）熟悉集成计数器74LS161及数码管的各引脚功能；3）熟悉555集成定数器芯片的引脚；3. 实验内容1）在Multisim集成环境中设计60进制计数器，并完成其仿真；2）在模块化电子技术综合实验箱上完成电路搭接与调试；4. 实验原理根据设计基理可知，计数器初值00，按递增方式计数，增到59时，再自动返回到00。因此，需要使用两片74LS161芯片级联的形式来构成六十进制计数器，一片控制个位，为十进制；另一片控制十位，为六进制。利用74LS161本身的控制端达到1001时，给高位芯片一个脉冲使高位芯片计数加一，同时低位芯片反馈清零，这样反复，直到第二片达到0110时第二片自身反馈清零，这样便完成一次60进制的计数，且回到初态，两片74LS161全部反馈清零，继续重复计数。4.1脉冲产生模块图1 多谐振荡器电路图电源接通时，555的3脚输出高电平，同时电源通过R1R2向电容c充电，当c上的电压到达555集成电路6脚的阀值电压（2/3电源电压）时，555的7脚把电容里的电放掉，3脚由高电平变成低电平。当电容的电压降到1/3电源电压时，3脚又变为高电平，同时电源再次经R1R2向电容充电。这样周而复始，形成振荡。如果产生频率过高，会导致计数过快看不清楚，所以选择了100HZ的频率，由计算出R1=288.6k，R2=577.2k。4.2 个位模块图2 多谐振荡器电路图555定时器产生的脉冲输入到CP端形成脉冲计数。个位要实现10进制，采用反馈清零法，当Q输出1010时则已经记到10，需要反馈清零，就把此时输出1的引脚Q3，Q0接与非门反馈到CR清零，当小于10的时候两引脚不可能同时输出1也就是与非门输出1，当两者都输出1时与非门输出0，实现了CR=0清零。 4.3 十位模块图3 十位计数电路图十位脉冲由CP端产生。实现六十进制也是在十位实行六进制，方法和个位模块相同，采用反馈清零法，不过由于是六进制，所以当输出为0110时，也就是第二个161的Q3，Q2连接与非门后反馈到清零端。4.4 整体模块（仿真原理图）图4 60进制计数器电路图数码管显示数码管显示反馈清零反馈清零74LS161构成的六进制计数器(十位)74LS161构成的十进制计数器(个位)555定时器构成的时钟脉冲图5 原理框图5. 仿真调试过程1) 在建立555定时器模块时，首先使用的是电路向导中555定时器向导中的默认设置，连线完成后开始仿真时发现计数速度过快，于是对定时器的频率进行了修改，由1kHz更改为100mHz，速度正常。2) 仿真时发现555定时器发出的方波信号有毛刺，查找资料后对电容进行了修改，两电容均为10nF时毛刺消失。6. 实验设备与器件（1）数字万用表（UA78A）一块。（2）模块化电子技术综合实验箱一台。表1 使用器材一览表74LS1612片7400N2片555定时器1片七段数码管2只总电阻865.9千欧1只电容10nF2只表2 74LS161功能表图7 555定时器引脚图表3 555定时器时基电路功能表清零