一种新型两通道时间交织高阶ΣΔ调制器电路_2008.doc

1 一种新型两通道时间交织高阶 调制器 杨骁 陈贵灿 西安交通大学电子与信息工程学院 陕西 西安 710049 摘要摘要 为了减小两通道时间交织 调制器中系数失配引起的折叠噪声以及降低调 制器实现电路复杂程度 提出了一种新的两通道时间交织高阶 调制器 在传统 调制器的噪声传递函数 NTF 中增加一个 z 1 的零点 减小了 NTF 在高频处的幅 值 从而减小了折叠到信号带宽内的噪声 以一个传统单通道单环 4 阶 4 位前馈分 布型 调制器结构为原型 运用块数字滤波器基本原理以及时域等效的方法 得到了其两通道时间交织结构的实现电路 该调制器电路前三级的两个通道能够共 享运算放大器 减小了有源元器件的数目 对包含了系数失配的调制器进行了建模 和仿真 仿真结果表明 该两通道时间交织高阶调制器能够有效地抑制折叠噪声 提高了调制器的性能 关键词 关键词 调制器 折叠噪声 时间交织 块数字滤波器 中图分类号中图分类号 TN432 文献标识码 文献标识码 A A Novel Two Channel Time Interleaved High order Modulator YANG Xiao CHEN Gui can School of Electronics and Information Xi an Jiaotong University Xi an 710049 China Abstract To alleviate the folded noise caused by coefficient mismatches between the two channels of two channel time interleaved TI modulators and simplify the circuit of the modulators a novel two channel time interleaved high order modulator is proposed Adding a zero at z 1 to a conventional noise transfers function NTF the amplitude of the NTF at high frequency can be reduced and then the amount of the folded noise is reduced Based on the theory of block digital filter and the method of timing equivalent the circuit of implementation for the proposed modulator is derived from the prototype of a conventional single channel single loop fourth order 4 bit distributed feedforward modulator in which the opamps can be shared by tow channels of the first three stages resulting in a simplification in hardware complexity A system model containing coefficient mismatches is built and simulated Simulation results show that the proposed two channel TI high order modulator can alleviate the folded noise and improve the performance Keywords modulator folded noise time interleaved block digital filter 近代通信系统对高精度 宽带数模转换器的需求推动了对高精度宽带 模数转换器 ADC 的研究 为了增大调制器的带宽 一种最直接的方法是提高采样频率 但是 现有 的 CMOS 集成电路工艺水平限制了运算放大器的高频性能 使得基于开关电容电路的高速 ADC 的设计很困难 1 时间交织技术是一种提高 ADC 转换速率的有效方法 它采用多 个并行工作的低速 ADC 来实现高速转换率 2 3 时间交织技术已经成功地运用在 调制 器中 但是 在电路实现时存在两个缺点 由于模拟电路的非理想特性 各个通道之间存 在失配 会产生信号频谱的混叠 严重影响了调制器的性能 另外 由于并行采用了多个 通道 增加了有源器件的数目 使得电路非常复杂 功耗较大 文献 4 采用 k 系数技术减 小了系数失配对调制器性能的影响 但是与传统单通道调制器电路相比 其有源器件增加 2 了一倍 文献 5 对时间交织调制器电路进行了简化 但是该结构对通道系数适配非常敏感 严重影响了调制器的性能 针对上述缺点 本文提出了一种新的两通道时间交织高阶 调制器 从系数失配引 起的折叠噪声与噪声传递函数 NTF 之间的关系出发 给出了一种新的 NTF 该 NTF 为一个 带通滤波器 而不是传统的高通滤波器 能够减小由于通道之间系数失配引起的折叠噪声 采用时域等效的方法 使得该调制器的前三级的两个通道能够分时共享运算放大器 降低 了电路复杂程度和功耗 1 1块数字滤波器 块数字滤波器 block digital filter 是一个基本的多抽样率系统 对于两通道的块数字滤 波器 它首先利用 2 抽取器使得每个通道的工作频率降低为原来的 1 2 然后采用 2 插值 器对每个通道分别采样重建信号 这种方法降低了每个通道处理信号速度的要求 从而可 以利用低速器件来实现高速系统 图 1 为一个单输入单输出传递函数为 H z 的两通道块数 字滤波器的结构图 其中有 z1 z2 P z1 为 2X2 的伪循环矩阵 其格式如 1 式所示 6 1 001011 11 0111001 EzEz P z Ez zEz 其中 E00 z E01 z 为传递函数 H z 类型 I 的两元素的多相分解 图 1 两通道块数字滤波器的结构图 下面考虑本文中将使用的三种单输入单输出线性系统的两通道块数字滤波器结构及其 开关电容电路的实现 三种单输入单输出系统的表达式分别为 1 11 1 1 z Y zXz z 22 1 1 1 Y zXz z 21 33 11 1 1 zkz Y zXz zz 其类型 I 的两元素多相分解分别为 7 2 2 H1 00 2 z E z 1 z 2 H1 01 2 1 E z 1 z 2 H2 00 2 1 E z 1 z 2 H2 01 2 1 E z 1 z 2 2 H3 00 2 z E z 1 z 2 H3 01 2 k E z 1 z 其伪循环矩阵 P z1 分别为 1 1 11 1 11 11 1 1 1 1 H z zz P z z 211 1 11 11 1 1 1 H Pz zz 1 1 311 11 11 1 1 1k H kz Pz zzz 2 根据 2 式 我们可以得到上面三种线性系统的两通道块数字滤波器的结构 如图 2 所 示 以图 2 a 为例来考虑图 2 中三种块数字滤波器的开关电容电路的实现问题 图 3 a 为 图 2 a 块数字滤波器结构中各个节点的输出信号的时序图 假设输入信号 X1 z 为如图 3 所 示 信号 X1 z 经过 2 抽样器 得到两个通道的输入信号 V1 z U1 z 其中 V1 n X1 2k U1 n X1 2k 1 根据图 2 a 块数字滤波器的结构 我们可以写出 V2 z U2 z 节点的输出 表达式 3 图 2 三种线性系统的两通道块数字滤波器结构 图 3 两通道块数字滤波器以及其开关电容 实现电路的各个节点信号的时序图 k 22111 k 0 V n V n 1 X 2 k 1 X 2k 1 X 2k 1 3 k 22111 k 0 U n U n 1 X 2 k 1 X 2 k 1 1 X 2 k 1 信号 V2 z U2 z 经过 2 插值器之后 U2 z 直接输出 V2 z 经过半个周期的延时再输出 得到信号 V3 z 信号 V3 z 经过非因果项 z11 2 得到系统的输出信号 Y1 z 值得注意的是 非因果项 z11 2是不可物理实现的 在此我们纯粹只是从数学等效角度来考虑 从 3 式表达 式可以看出 V2 z U2 z 是输入信号 X1 z 的累加 我们可以采用开关电容积分器来实现 并且从时序图可以看出 信号 V2 z 和 U2 z 是同时产生的 其保持时间为 Ts 但是 其有 效输出时间只有 Ts 2 即 Y1 z 由信号 V2 z 的半个周期和 U2 z 信号的半个周期组成 图 4 a 为我们提出的图 2 a 块数字滤波器的开关电容实现电路 该电路的两个通道共享一个运 算放大器 与传统的积分器不同 该积分器在时钟 每一相都有输出 如图 3 b 所示 如果时钟 相对应于输入信号 时钟 相对应于输入信号 则在时钟 相时 1 X 2k 1 1 X 2k 该电路输出 在时钟 相时 该电路输出为 从时 k 11 k 0 Y 2k 1 X 2 k 1 e k 11 k 0 Y 2k X 2k 1 e 序图可以看出 该开关电容电路的输入输出特性与图 2 a 的块数字滤波器的输入输出特性 完全一致 即它们等效 4 图 4 块数字滤波器的开关电容实现电路 2 2一种新型两通道时间交织高阶 调制器 对于时间交织 调制器 在电路实现时一个关键问题是由于模拟电路的非理想特性 各个通道之间存在失配 这会引起量化噪声折叠到信号带宽内 降低了调制器的性能 文 献 8 研究了通道之间失配对块数字滤波器性能的影响 还指出对于两通道时间交织 调 制器 两个通道之间的失配会使频带 Fs e 2 fb Fs e 2 内的噪声经过衰减之后折叠到信号 带宽内 衰减程度由失配的大小决定 其中 Fs e为调制器的等效采样频率 其值等于 2Fs Fs为每个通道的采样频率 fb为调制器的信号带宽 图 5 a 为两通道时间交织 调 制器噪声折叠示意图 图 5 为两通道时间交织 调制器噪声折叠示意图 传统 NTF 为一 个高通滤波器 量化噪声经过 NTF 整形后 信号带宽内的噪声被抑制 而高频处的量化噪 声被放大 如果两个通道之间的系数存在失配 则折叠到信号带宽内的量化噪声较大 增 加了调制器的信号带宽内的噪声 如果能够把 NTF 设计成如图 5 b 所示的带通滤波器 减 小其高频处的幅值 那么量化噪声经过 NTF 整形后 频带 Fs e 2 fb Fs e 2 内的量化噪 声就会减小 这样由于系数失配所引起的折叠噪声就会相应地减小 通过在传统 NTF 的 Fs e 2 处增加一个零点 z 1 以及相应的极点 可以得到类似于图 5 b 所示的幅频响应 a 传统 NTF 幅频响应 b 希望的 NTF 幅频响应 图 5 两通道时间交织调制器噪声折叠示意图 图 6 改进的 NTF 的幅频响应 首先我们设计一个传统的具有高通滤波器特性的 NTF 其表达式为 4 22 22 1 1 9771 0 66950 1304 0 59350 3706 zzz NTF z zzzz 在 4 式的基础上 增加一个 Z 1 的零点以及 Z 0 5 的极点 得到具有带通滤波器特性 的 NTF 其表达式为 5 22 22 1 1 1 9771 0 5 0 66950 1304 0 59350 3706 zzzz NTF z zzzzz 其幅频响应如图 6 所示 从图可以看出 这种新的 NTF 在高频处的幅值较小 图 7 a 为传统单通道单环 4 阶 4bit 前馈分布型 调制器的线性模型 我们可以把 5 式的 NTF 映射到该结构中去 步骤如下 首先根据图 7 a 所示的调制器结构求得其 NTF 然后利用其多项式系数与 5 式的 NTF z 的多项式系数相等 求得调制器的系数 其值为 a1 2 2 a2 1 2 a3 1 4 a4 1 2 k 0 5 g 0 023 对系数进行了四舍五入运算 该模型包含了 第一节所述的三种基本传递函数 首先利用图 2 给出的三种对应的块数字滤波器结构代替 这三种基本传递函数 得到如 7 b 所示的等效结构 然后再用图 4 所示的块数字滤波器的 开关电容实现电路替代块数字滤波器 并且仔细设计局部反馈和全局反馈的时序 使得其 反馈时序与图 7 b 所示的块数字滤波器结构的时序一致 最后得到如图 7 c 所示的调制器 的开关电容实现电路 该调制器电路的前三级的两个通道共享一个运算放大器 只需要 3 5 个运算放大器 有效地减少了运算放大器数目 a 传统单通道调制器结构 b 调制器的块数字滤波器结构 c 两通道时间交织 调制器开关电容电路实现 图 7 本文提出的两通时间交织 调制器 3 3系统仿真结果 调制器的带宽 fb Fs e 2 OSR 其中 Fs e为调制器的有效采样频率 OSR为调制器的 过采样率 若图 7 a 所示的传统单通道调制器的采样频率 Fs 64MHz 图 7 c 所示的本文提 出的两通道时间交织调制器的每个通道的采样频率 Fs 64MHz 其等效采样频率 Fs e 2Fs 两种调制器的 OSR 都为 16 则单通道调制器的带宽为 2MHz 本文提出的调制器的带宽为 4MHz 两种调制器的输入信号为频率 Fin 992 1875 KHz 幅值为 6dB 满刻度的正弦信号 采用 SIMULINK 对两种调制器的理想模型进行了仿真 其输出信号的功率谱密度图如图 8 所示 传统单通道调制器的 SNDR 为 96 3dB 本文提出的调制器的 SNDR 为 96 9dB 从 图 8 可以看出 在理想条件下 本文提出的两通道时间交织调制器结构在不提高系统工作 频率的情况下 其带宽可以增加一倍 而 SNDR 几乎不变 为了比较本文提出的调制器结 构在抑制折叠噪声方面的能力 根据第二节给出的方法求得 NTF 为 4 式的两通道时间交织 结构 图 9 为两种调制器在理想和两通道系数之间存在 0 1 失配的条件下的输出信号的功 6 率谱密度 从图可以看出 在理想条件下 两种调制器的噪声整形能力几乎一样 其 SNDR 相差很小 采用传统 NTF 的两通道时间交织结构对系数失配比较敏感 信号带宽内 有较大的折 10 4 10 5 10 6 10 7 10 8 220 200 180 160 140 120 100 80 60 40 20 0 Frequency Power spectral density dB Single channel SNDR 96 3 dB Proposed SNDR 96 9 dB 10 4 10 5 10 6 10 7 10 8 250 200 150 100 50 0 Frequency Power spectral density dB Conventional with mismatch SNDR 87 2 dB Proposed with mismatch SNDR 95 5 dB Conventional without mismatch SNDR 96 5 dB Proposed without mismatch SNDR 96 9 dB 图 8 调制器输出信号的功率谱密度 图 9 调制器输出信号的功率谱密度 叠噪声 其 SNDR 从理想情况下的 96 5 降到了 87 2 dB 而本文提出的调制器对系数的失 配不敏感 信号带宽内的折叠噪声较小 其 SNDR 比理想情况下只降低了 1 4 dB 这表明 本文提出的两通道时间交织调制器对系数失配不敏感 信号带宽内的折叠噪声较小 提高 了调制器的性能 4 4结束语 本文提出了一种新的两通道时间交织高阶 调制器 该调制器的 NTF 包含一个 Z 1 的零点 减小了 NTF 在高频处的幅值 从而减小了由于两个通道之间系数失配产生 的折叠到信号带宽内的噪声 并且该调制器电路的前三级的两个通道能够共享运算放大器 减小了运算放大器的数目 从而减小电路的复杂程度和功耗 采用 SIMULINK 对本文提出 两通道时间交织高阶 调制器进行了系统级仿真 仿真结果表明 在不提高系统工作频 率的条件下 该调制器的带宽能增加一倍 而其 SNDR 几乎不变 并且该调制器结构对两 个通道之间的系数失配不敏感 参考文献 1 Balmelli P Huang Q A 25 MS s 14 b 200 mW sigma delta modulator in 0 18 um CMOS J IEEE J Solid State Circuits 2004 39 12 2161 2169 2 Gupta S K Choi M Inerfield M A WANG J B A 1GS s 11b time interleaved ADC in 0 13 m CMOS J IEEE J Solid State Circuits 2006 41 12 265