五进制计数器.doc

试验七 同步时序电路逻辑设计 实 验 报 告 课程名称： 电子技术基础2 第 7 次实验 实验名称： 同步时序电路逻辑设计 实验时间： 2013 年 11 月 10 日 实验地点： 机号 学 号： 姓名： 教师姓名： 评定成绩： 实验 7 同步时序电路逻辑设计 一、实验目的： 1掌握同步时序电路逻辑设计过程。 2掌握实验测试所设计电路的逻辑功能。 3学习 EDA软件的使用。 二实验仪器： 序号 芯片或器材名称 型号 1主从JK触发器 JKFF 2 二输入与门组件 AND-2 3 BCD数字显示译码器 7SED-B三、实验原理： 同步时序电路逻辑设计流程图如图 7-1 所示。 其主要步骤有： 1确定状态转移图或状态转移表 根据设计要求写出状态说明，列出状态转移图或状态转移表，这是整个逻辑设计中最困难的一步，设计者必须对所需要解决的问题有较深入的理解，并且掌握一定的设计经验和技巧，才能描绘出一个完整的、较简单的状态转移图或状态转移表。 2状态化简 将原始状态转移图或原始状态转移表中的多余状态消去， 以得到最简状态转移图或状态转移表，这样所需的元器件也最少。 3状态分配 这是用二进制码对状态进行编码的过程，状态数确定以后，电路的记忆元件数目也确定了，但是状态分配方式不同也会影响电路的复杂程度。状态分配是否合理需经过实践检验，因此往往需要用不同的编码进行尝试，以确定最合理的方案。 4选择触发器 通常可以根据实验室所提供的触发器类型，选定一种触发器来进行设计，因为同步时序电路触发器状态更新与时钟脉冲同步，所以在设计时应尽量采用同一类型的触发器。选定触发器后，则可根据状态转移真值表和触发器的真值表作出触发器的控制输入函数的卡诺图，然后求得各触发器的控制输入方程和电路的输出方程。 5排除孤立状态 理论上完成电路的设计后，还需检查电路有否未指定状态，若有未指定状态，则必须检查未指定状态是否有孤立状态，即无循环状态，如果未指定状态中有孤立状态存在，应采取措施排除，以保证电路具有自启动性能。 经过上述设计过程，画出电路图，最后还必须用实验方法对电路的逻辑功能进行验证，如有问题，再作必要的修改。时序电路的功能测试可以用静态和动态两种方法进行，静态测试由逻辑开关或数据开关提供输入信号，测试各级输出状态随输入信号变化的情况，可用指示灯观察，用状态转移真值表或功能表来描述。动态测试是在方波信号的作用下，确定各输出端输出信号与输入信号之间的时序图，可用示波器观察波形。 在实际的逻辑电路设计中，以上的设计过程往往不能一次性通过，要反复经过许多次仿真调试，才能符合设计要求，既费时费力，又提高了产品的成本，而且，随着电路的复杂化，受工作场所及仪器设备等因素的限制，许多试验不能进行。为了解决这些问题，很多国内外的电子设计公司推出了专门用于电子线路仿真和设计的“电子设计自动化（EDA）”（Electronics Design Automation）软件，例如 Proteus,电子产品设计人员利用这个软件对所设计的电路行仿真和调试，一方面可以验证所设计的电路是否能达到设计要求的技术指标，另一方面又可以通过改变电路中元器件的参数，使整个电路性能达到最佳。 四、实验内容： 要求： 设计一个自然二进制码的五进制计数器实验步骤： 画出状态图 该电路无输入，只要对触发脉冲进行计数，所以状态图已经确定。根据题意画出自然二进制码的5进制状态图。 列状态表 现态 次态 输出Q1n Q2n Q3n Q1n+1 Q2n+1 Q3n+1 Z 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 1 0 0 0 0 0 1 1 0 1 x x x x 1 1 0 x x x x 1 1 1 x x x x采用 JK 触发器，由状态表和触发器激励表可作出激励函数的卡诺图，根据卡图，得J2、J1、J0,K2、K1.K0、Z 的表达式为J0=Q2 K0=1J1=K1=Q0J2=Q0Q1 K2=1 根据化简结果，画出逻辑电路图 五、实验体会： 在进行实验前，先看懂课件中的例题分析，在根据例题中的思路寻找本题与例题的相通之处，将这种相通之处充分利用分析清