北邮数电实验Quartus原理图输入法设计与实现.doc

北京邮电大学实 验 报 告 Quartus原理图输入法设计与实现 学院：信息与通信工程学院 班级： 姓名： 学号： 一、 实验名称：Quartus II 原理图输入法设计二、实验任务要求： 1. 用逻辑门实现一个半加器，仿真验证其功能，并生成新的半加器 图形模块单元。 2. 用实验内容一中生成的半加器模块和逻辑门实现一个全加器，仿 真验证其功能，并下载到实验板上测试，要求用拨码开关设定输 入信号，发光二极管显示输出信号。3. 用 3 线-8 线译码器（74LS138）和逻辑门设计并实现相应的函数， 仿真验证其功能，并下载到实验板上测试。要求用拨码开关设定 输入信号，发光二极管显示输出信号。 二 设计思路与过程： 真值表：（1）半加器的逻辑函数是S(A,B)=A B,C=AB.真值表如下ABSCOO00O11010101101(2)全加器的逻辑函数是S(A,B,C)=ABC,C(A,B,C)= (AB)C+AB真值表如下ABCSCOOOOOO0110O1010O110110010101011100111111(3)逻辑函数为F=+B+C+CBA，真值表如下ABCF00010011010101101000101011001111运用数字电路中所学习的知识，可以简单设计出半加器，全加器和译码器的实验原理图。 运行并观察仿真结果。在菜单中选择 Pin 项，将自己的输入信号与输出信号与实验板 的引脚进行绑定。将其成功下载后，便可以在实验板上实现相应的功能。 三 实验原理图：1. 半加器： 2. 全加器：3. 译码器： 四 仿真波形图：1. 半加器：2. 全加器：3. 译码器：五 仿真波形分析：1. 半加器：半加器是能实现两个 1 位二进制数相加求得和数及向高位进位的逻辑电路，加数和被加数分别用 a,b 表示，求得的和与向高位进位用变量 s,c 来表示。易得 c=ab，s=ab，故只有当 a,b 同时为高位时，c才输出高位，只要当 a,b 不同时，则 s 输出高位。波形与理论完全符合。 2. 全加器： 全加器是实现两个 1 位二进制数及低位来的进位相加 （即将 3 个二 进制数相加）求得和数及向高位进位的逻辑电路。 ， 由其原理易得， s=abci ， （ab） c= ci+ab,将理论与波形图对比， 完全符合。 3.译码器： 二进制译码器中一个输出对应一个最小项，因 74138 译码器是低 电平译码，故每个输出对应着一个最小项的非。由输出函数的真 值表可得， 种输入恰好对应着 4 个高电平输出与 4 个低电平输出。 8 与波形图比较后，完全相符。六 故障及问题分析：1. 发现无法成功下载，总是报错，后将面板上的三个开关均往上 拨即可。 2. 一开始并没有完全理解引脚锁定的意思，后来才完全明白实验原理，懂得如何将计算机上模拟的东西成功注入电路面板上。 3. 发现由于调节的信号时间不对，导致输出波形异常，需使不同 信号的时间成整数倍。七 总结与结论：通过 Quartus 这个设计仿真软件，成功实现了半加器，全加器以及译码器输出相应函数的功能， 并输入相应的波形图，