多路复用器与比较器的设计与仿真.doc

实验五 多路复用器与比较器的设计与仿真一、实验目的1通过实验再次学习VHDL这一有用的语言。2. 运用VHDL语言来设计和仿真，更好的了解四选一多路复用器的逻辑特性。3. 运用VHDL语言来设计和仿真，更好的了解4位大小比较器的逻辑特性。二、实验内容1参照芯片74LS153的电路结构，用逻辑图和VHDL语言设计四选一多路复用器；2从Maxplus中取7485器件（比较器）进行仿真与分析；用VHDL语言设计4位比较器，接着进行仿真与分析。三、实验方法1、了解74135的逻辑功能。174153：4选1多路复用器（4 to 1 Multiplexer），又叫4选1数据选择器 用途：可以对多个输入信号进行选择。电视机里的频道转换开关就是一个多路开关。逻辑图如下： VHDL程序2.7485：4位大小比较器逻辑图如下：四实验过程一仔细预习实验，认真完成实验报告，以便充分利用课堂时间，在最短的时间内达到最好的效果。 二通过VHDL数据流描述，得到波形图。三对得到的波形图进行分析，研究。四用FPGA验证结果的正确性。具体如下一VHDL程序1启动Maxplus II2新建一个文本编辑文件，输入设计的VHDL语言3编译。点击filesave as,保存文件，扩展名为vhd，选择芯片类型为EPF10K20TI144-4，保存并编译，出现0 error，0 warnings则编译通过。4仿真波形。点Max+plus IIWaveform editor,出现波形图的设置界面，然后点NodeEnter Nodes from SNFlist,将输入输出端添加到界面，并设置其周期和输入波形，保存后，点Max+plus IISimulator，即可仿真出输出的波形。5编译。点击filesave as,保存文件，选择芯片类型为EPF10K20TI144-4，保存并编译，出现0 error，0 warnings则编译通过。6设计芯片。点Max+plus IIFloorplan editor，将 Unassigned Nodes & 栏中，电路的输入输出节点标号直接用鼠标 “拖到” 想分配的引脚上(a:88,b:89,c:12),点Max+plus IIprogrammerconfiguer,然后就可以操作试验箱，观察的工作情况。二逻辑图步骤1、启动MAX PLUS II2、建立工程项目：File|Project|Name在Driver 和 Directories 栏目中选择工程存放的路经 在 Project Name 栏目中输入工程名，单击 OK 按键确定。3、新建一个图形设计文件： 选择 File|New，在图中选择 Graphic Editor file进入到 MAX PLUS II 的图形编辑器。4、输入电路元件 在图中的空白处双击（鼠标左键），或者选择 Symbol|Enter Symbol，在图Symbil Name 栏中输入电路元件名。5将电路所需的全部元件摆放到适当的位置6、连接电路中的连线，将光标移到待连线处，单击鼠标左键后，再移动光标到待连线的另一处，再次单击左键，即可生成一条连线。用以上方法，连接电路中所有要连的连线。 7、选择 File | Save As 项，保存设计的文件8、选择使用的CPLD芯片选择Assign|Device项，故在Device对话框中，选：芯片型号。 9、编译设计文件，选择 Max+Plus II | Complier，打开编译器。 单击 Start 按键后，如果编译通过，会出现“ 0 errors” 和“0 warnings” 字样。选择 Max+Plus II | Floorplan editor，打开底层编辑器，进行引脚分配设计。将 Unassigned Nodes & 栏中，电路的输入输出节点标号直接用鼠标 “拖到” 想分配的引脚上。10、引脚分配后，再编译。 波形图一：四选一多路复用器二4位大小比较器芯片引脚分配一：四选一多路复用器二4位大小比较器五 实验结论 通过对波形图分析与研究可得到下面的表格InputsOutputsSelectY A 其他00 0 0C00 0 1C10 1 0C20 1 1C3四选一多路复用器是一种数据开关，它可以将4个数据源之一连接到输出端。只在电路中有非常重要的应用。这对于电路的智能控制具有非常重要的意义，是整个电路的基础 。4位大小比较器是用来比较4个数字的大小并指示的电路。这是第五