物理学院B卷-标准答案及评分标准.doc

安徽大学20102011学年第 1学期 集成电路原理 （B卷）考试试题参考答案及评分标准一、名词解释题（每小题2分，共10分）1. SoI：Silicon on Insulator 绝缘体上硅。2. DRC：Design Rule Check 设计规则检查。3.TSPC：True Single Phase Clock 真正的单相时钟。4. ASIC：Application Specific Integrated Circuit 专用集成电路。5. ULSI：Ultra Large Scale Integrated Circuits， 甚大规模集成电路二、填空题（每小题4分，共20分）1. 短路功耗，静态功耗2. SRAM DRAM3. 正光刻胶被光照的部分在显影时容易去掉，负光刻胶未被光照的部分在显影时容易去掉。4. 预充求值动态CMOS逻辑门和静态CMOS反相器。5. 双二极管保护电路三、简答题（每小题5分，共20分）1. 集成电路的设计方法分为哪三种？答：基于PLD的设计方法，半定制设计方法，定制设计方法2. 一般电路的输入或输出端的4种ESD应力模式是什么？ 答：某一个输入（或输出）端对地的正脉冲电压或负脉冲电压；某一个输入或输出端相对VDD端的正脉冲电压或负脉冲电压。3. DRAM和SRAM有哪些主要区别？答：DRAM具有结构简单、面积小、有利于提高集成度的优点，但是由于靠电容存储信息，信息不能长期保持，会由于泄漏电流而丢失。SRAM是采用双稳态电路存储信息，因此信息存储可靠，只要不断电存储信息可以长期保持。 DRAM采用1T1C结构，SRAM需要6个晶体管。4. 简述类NMOS电路的特点。 答：（1）在类NMOS电路中只用NMOS管串、并联构成的逻辑功能块，而上拉通路用一个常导通PMOS管代替复杂的PMOS逻辑功能块。（2）类NMOS电路不是无比电路，不再具有无比电路的优点。由于PMOS负载是常通的，在输出低电平时存在电源到地的直流通路，输出低电平不是0，而是决定于N管和P管的导通电阻的分压比。为了保证的电平合格，必须设计合适的比例因子，因此这种电路叫做有比电路。由于输出低电平时存在直流导通电流，电路有较大的静态功耗。 从直流特性看，为了降低功耗，同时保证输出低电平合格，都不希望PMOS的导电因子太大，但太小将使电路的上升时间增加。四、综合题（每小题10分，共40分）1. 三态输出有那三种输出状态？画出常用的CMOS三态输出电路。 答：输出高电平状态有电流流出输出低电平状态有电流流入高阻态既不能有电流流出，也不能有电流流入。2. 请画出用静态CMOS实现函数的晶体管级电路图。 答：3. 画出二极管输入ESD保护电路，说明其工作原理。答：工作原理：对CMOS集成电路连接到压点的输入端常采用双二极管保护电路。二极管D1是和PMOS源、漏区同时形成，是pn结构，二极管D2是和NMOS源、漏区同时形成的，是np结构。当压点相对地出现负脉冲应力，则二极管D2导通，导通的二极管和电阻形成了ESD电流的泄放通路。当压点相对地出现正脉冲应力，使二极管D2击穿，只要二极管D2击穿电压低于栅氧化层的击穿电压，就可以起到保护作用。4. 简述集成电路设计的典型流程。 答：（1）复杂IC的设计往往从系统级开始。在系统级，要全面、准确地描述设计要求，设计要求一般应包括IC要实现的功能、面积、功耗、测试考虑、成本等，而且随着设计的进展，往往会对原定设计要求进行适当调整。明确设计要求后，就需要把设计要求转化为可以执行和仿真验证的高层级行为描述。这种高层级行为描述通常用高级计算机编程语言来编写。（2）经仿真验证正确的高层级行为描述被送入高层级综合工具，由该工具完成行为级描述到数据通路单元的映射，从而把行为描述转化为一系列并行操作，得到RTL硬件描述。（3）RTL硬件描述经仿真验证正确后，送入RTL逻辑综合工具进行综合和优化，得到由库单元构成的电路网表。该网表记录了构成IC的库单元以及它们之间的互连关系。（4）电路网表经仿真验证后，进行模块划分、布局规划和布局布线，最后得到芯片版图。为了评估版图中的寄生效应对电路时序的影响，还需要进一步从版图中提取出寄生电容和寄生电阻，进行后仿真。如果不满足时序要求，则需要返回到高层级的设计阶段重新设计，直到满足时序要求为止。（5）满足时序要求的版图在送去制作掩模版之前，需要进行设计规则检查等以确保版图正确。版图