计算机组织与体系结构性能设计思考题答案.doc

2.1 什么是程序存储式计算机？ 答：计算机的程序能够以某种形式与数据一同存于存储器中，可以简化编程的过程。计算机可以通过在存储器中自动读取程序来获取指令并执行，而且通过设置一部分存储器的值就可以编写和修改程序。存储程序原理的基本点是指令驱动，即程序由指令组成，并和数据一起存放在计算机存储器中。机器一经启动，就能按照程序指定的逻辑顺序把指令从存储器中读出来逐条执行，自动完成由程序所描述的处理工作。这是计算机与一切手算工具的根本区别。2.2任何通用计算机的4个主要（功能）部件是什么？答：中央处理单元（CPU）（算术逻辑单元ALU，控制单元），主存储器，I/O设备2.3 以集成电路级别而言，计算机系统的3个主要组成部分是什么？答：逻辑门，内存位元，和它们之间的互连结构。2.4 阐述摩尔定律答：计算机芯片上的晶体管密度每一年半翻一番，并且这样的态势会持续几十年。2.5 列出并说明计算机系列(family)的主要特征。答：向上兼容的ISA(指令集体系结构)，一般有相似或相同的操作系统。同一系列中的不同计算机型的差别在于：基本速度、存储容量、I/O能力、并行程度以及成本。2.6 区分微处理器(与其它微处理器出现之前的传统处理器)的关键特征是什么？单芯片CPU。微处理器是把ALU和CU集成在单芯片的CPU。2.6在IBM 360的Model 65和Model 75中，地址交错放在两个独立的内存单元中（例如，所有的奇数字放在一个单元中，所有的偶数字放在另一个单元中），采用这一技术的目的是什么？答：在IBM 360型号中的65和75型电脑将奇偶地址存储单元交叉存放于两个分离的主存储单元，并让它们并行工作，从而能一次读写多个地址只有最后一位不同的2个存储单元的内容，提高了内存数据的整体访问速度。一般化：多体交叉（编址）存储器：CPU-存储器控制部件多个存储体。一个存取周期内，同时访问n个存储体，由存储器控制部件控制它们分时使用总线进行信息传递。或一个存取周期内分时（1/n存取周期）访问一个存储体。重叠1计算机指令指定的功能通常分为哪几类？ 答：CPU存储器：数据可从CPU传送到存储器或从存储器传送到CPU。CPU-I/O：通过CPU和I/O模块之间的传输，数据可传送到或来自外部设备。数据处理：CPU可执行对数据的一些算术或逻辑操作。 控制：指令可用来改变执行顺序。32列出并简要定义指令执行的7种可能状态答：7种可能状态如下：指令地址计算：决定下一条要执行的指令的地址。通常是将一个固定的值与前一条指令的地址相加。读取指令：将指令从内存单元读到CPU中.指令操作译码：分析指令，以决定执行何种操作及其所用的操作数。操作数地址计算：如果操作包含对存储器或通过I/O的操作数的访问，那么需决定操作数的地址。 取操作数：从存储器或从I/O中的读取操作数. 数据操作：完成指令所给出的操作。存储操作数：将结果写入存储器或输出到I/O。33列出并简要说明多重中断的2种办理办法答：第1种是在中断处理过程中禁止其他的中断。禁止中断仅仅意味着处理器可以，实际也就是不理会中断请求信号。如果中断在此时发生，一般会保持在未决状态，在处理器允许中断后就会检测到这种未决状态。第2种是定义中断的优先级，且允许优先级高的中断引起低级中断处理例程本身被中断。34计算机互连机构例如 总线 必须支持何种类型的传送？答：存储器到CPU：CPU从存储器中读指令或一个单元的数据。CPU到存储器：CPU向存储器写一个单元的数据。I/O到CPU：CPU通过I/O模块从I/O设备中读数据。CPU到I/O：CPU向I/O设备发送数据。I/O和存储器之间：对于这种情况，I/O模块允许与存储器直接交换数据，使用直接存储器存取控制器DMAC等部件，而不通过CPU。35与单总线相比使用多总线有什么好处？答：1、单总线连接设备多的话，传输延迟越大。而这个延迟决定了设备协调总线使用所花费的时间。当总线控制频繁地由一个设备传递到另一个设备时，传输延迟明显的影响性能。而多总线传输延迟短。2、当聚集的传输请求接近总线容量，总线成为瓶颈。通过提高总线的数据传输率或使用更宽的总线，虽然可以能够缓解。但是挂接设备产生的数据传输率增加更快，这是单一总线的失败，而多总线可以缓冲这些传输。3、同时允许系统支持更广泛更多的I/O设备（总线与I/O设备的速度容易匹配）。3.1 Memory (contents in hex): 300: 3005; 301: 5940; 302: 7006 Step 1: 0x3005 IR; Step 2: 3 AC （假设从设备5中读出的数据为3） Step 3: 0x5176(5*212+940) IR; Step 4: 3 + 2 = 5 AC Step 5: 0x7006 IR; Step 6: AC Device 6 3.3一个假想的32位微处理器采用32位指令格式，这种指令有两个部分，第1个字节包含操作码，其余部分是立即操作数或操作数的地址。（a） 最大可直接寻址的存储器容量是多少？（b） 讨论下面的微处理器总线对系统的影响：（1） 32位局部地址总线和16位局部数据总线。（2） 16位局部地址总线和16位局部数据总线。（c） 程序计数器和指令寄存器需要多少位？解：a、24位的操作数地址，共有224=16M个字节可以直接寻址。b、在（1）中，32位地址总线可以寻址4G的物理内存空间，浪费8根地址线，16位数据总线导致取1条指令需要2次内存访问，会降低系统的性能。在（2）中，16位地址总线只能寻址64K的物理内存空间，不能支持16M内存空间，16位数据总线导致取1条指令需要2次内存访问，会降低系统的性能。c、操作数地址共有24位，因此程序计数器需要至少24位，由于采用32位指令格式，故指令寄存器为32位。3.4Consider a hypothetical microprocessor generating a 16-bit address (for example,assume that the program counter and the address registers are 16bits wide) and having a 16-bit data bus. a.bc In cases (a) and (b), the microprocessor will be able to access 216 = 64K bytes; the only difference is that with an 8-bit memory each access will transfer a byte, while with a 16-bit memory an access may transfer a byte or a 16-bit word. For case (c), separate input and output instructions are needed, whose execution will generate separate I/O signals (different from the memory signals generated with the execution of memory-type instructions); at a minimum, one additional output pin will be required to carry this new signal. For case (d), it can support 28 = 256 input and 28 = 256 output byte ports and the same number of input and output 16-bit ports; in either case, the distinction between an input and an output port is defined by the different signal that the executed input or output instruction generated. 4.1顺序存取，直接存取、关联存取和随机存取4者何不同？答：顺序存取：存储器组织成许多称为记录的数据单位，它们以特定的线性顺序方式存取。存储的地址信息用于分隔记录和帮助检索。采用共享读写机构，经过一个个的中间记录，从当前的存储位置移动到所要求的位置，因此存取不同数据之间相差很大（依赖于前面存取的序列）。直接存取：同顺序存取一样，直接存取也采用共享读写机构。但是，单个的数据块或记录有基于物理存储位置的惟一地址。通过采用直接存取到达所需块处，然后在块中顺序搜索，计数或等待，最终到达所需的存储位置来完成存取，同样，存取时间也是可变的（依赖于前面存取的序列）。随机存取：存储器中每一个可寻址的存储位置有惟一的物理编排的寻址机制。存取给定存储位置的时间是固定的，不依赖于前面存取的序列。因此任何存储位置可以随机选取，直接寻址和存取。主存储器系统和某些cache系统采用随机存取。关联存取：例如cache先直接定位数据集set，集内并行比较标签tag查找。存取时间是固定的，不依赖于前面存取的序列。42存取时间，存储器成本和容量之间的通常关系是什么？答：存取时间越短，每位的价格就越高。容量越大，每位的价格就越低。容量越大，存取时间就越长。43局部性原理如何涉及多级存储器的使用？答：多级存储器体系可行的依据程序运行的局部性原理，即在一小段时间内，运行的程序只使用少量的指令和少量的数据，而这少量的指令和少量的数据往往又集中在存储器的一小片存储区域中，指令顺序执行比转移执行的比例要大，故可以按对所使用的指令和数据的急迫和频繁程度，将其存入容量、速度、价格不同的存储器中，从而取得更高的性能价格比。44直接映射，全关联映射，组关联映射之间的区别是什么？答：直接映射把主存储器的每块到一个固定可用的cache行中。技术实现简单，花费少。缺点是对于给定的块，有固定的cache位置。全关联映射通过允许每个主存储器装入到cache的任何一行中老克服直接映射的缺点。对于关联映射，当新的一块读入到行中时，替换旧的一块具有灵活性。缺点是需要复杂的电路来并行检查所有cache行的标记。组关联映射是一种既体现直接映射法和关联映射法的优点而又避免起缺点的折中方法。提高了命中率。4.5对于一个直接映射式cache主存地址可看成3段组成。请列出并定义他们。答：为了实现cache存取，每个主存储器地址定义为3个域.最低的w位标识主存储器中某个块中唯一的字或字节.剩余的s位指定了主存储器2s块中的一个.Cache逻辑将这s位解释为t=s-r位（高位部分）的标记域及r位的行字段，后者标识了cache c=2r行中的一个。4.6 对于一个(全)关联映射式cache，主存地址可看成由2段组成。请列出并定义他们。答：关联映射的cache控制逻辑简单地把存储器地址解释为标记（tag）域和字(word)域，标记域唯一标识主存储块，字(word)域用于块内寻址。 为了确定某块是否在cache中，cache控制逻辑必须同时对每个行中的标记位进行检查，看其是否匹配。地址长度(s+w)位，寻址单元数=2(s+w)个字或字节，块大小行大小2w个字或字节，主存的块数2(s+w)/2w=2s，cache的行数（容量）不能确定，实际行数和组数由cache实际大小确定实际行数=C/2w；标记大小=s位。4.7 对于一个组关联映射式cache，主存地址可看成由3段组成。请列出并定义他们。答：采用组关联映射，块Bj能够映射到组i的任意一行中，这样，cache控制逻辑把存储器地址简单地解释为3个域：标记、组和字。d为指定了v=2d组中的一个，标记和组域的s位指定了主存储器中2s块中的一块。地址长度(s+w)位，寻址单元数=2(s+w)个字或字节，块大小行大小2w个字或字节，主存的块数2(s+w)/2w=2s，每组的行数=k，组数v=2d，cache的行数=k*v=k*2d，标记大小t=(s-d)位。48空间局部性和时间局部性的区别何在？答：时间局部性指程序中的某一指令一旦执行，则不久以后这条指令可能再次执行，空间局部性指一旦程序访问了某个存贮单元，在不久之后，其附近的存贮单元可能再次被执行。49通常，开发空间局部性和时间局部性的策略是什么？答：开发空间局部性的策略：采取较大的cache块和预取机制。软件中多使用局部变量，依次访问数组，减少转移指令的使用。开发时间局部性的策略：把最近使用过的指令和数据放到cache中, 建立多级存储器体系。软件中多使用循环和公共库函数。4.1 The cache is divided into 16 sets of 4 lines each. Therefore, 4 bits are needed to identify the set number. Main memory consists of 4K = 212 blocks. Therefore, the set plus tag lengths must be 12 bits and therefore the tag length is 8 bits. Each block contains 128 words. Therefore, 7 bits are needed to specify the word. Main memory address = 8 TAG 4 SET 7WORD v7cn 4.3 : cache容量64KiB每行4Byte， 16进制主存地址 111111、666666、BBBBBB，用16 进制表示信息。1直接映射cache的 标记，行和字的值。1=0001, 6=0110, B=1011标记行字8位14位2位11111111044416666666619992BBBBBBBB2EEE32全关联映射cache标记和字的值标记字22211111104444416666661999992BBBBBB2EEEEE33两路组关联cache的 标记，行和字的值标记行字9132111111022044416666660CC19992BBBBBB1770EEE3或：Address 111111666666BBBBBBa. 直接Tag8 / Line14 / Word2 11/444/1 66/1999/2 BB/2EEE/3b. 全关联Tag22 / Word2 44444/1 199999/2 2EEEEE/3c. 组关联Tag9 / Set13 / Word2 22/444/1 CC/1999/2 177/EEE/347（V7cn 48）考虑一个机器带有字节可寻址的主存，其(主存)容量为2的16次方字节，块的大小是8字节，假设它使用直接映射式cahce（划分成32行）a16位存储器地址如何划分标记行号和字节号。（3分） 字节号:23=8, 行号:25=32, 标记16-5-3=8。b如下地址将存入cache的哪些行（4分）0001 0001 0001 1011 31100 0011 0011 010061101 0000 0001 110131010 1010 1010 101021c假设地址0001 1010 0001 1010的字节内容存入cache那么与它同存一行的其他的字节的地址各是什么? 0001 1010 0001 1000， 0001 1010 0001 1001，, 0001 1010 0001 1110，0001 1010 0001 1111 d存储器总共有多少字节能保存于cache中？32*8=256字节 e为何标记保存在cache中？多个内存块可以装载到同一个cache行中，结合标记可以识别一个cache行中装载的是哪一个内存块的数据。411考虑一个由32位地址字节级寻址的贮存和行大小为64B的cache组成的存储器子系统a假定cache是直接映射式并且地址中的标记字段为20位。给出地址格式并确定参数：可寻址单元数，主存的块数，cache的行数。t标记20位l行6位w字6位可寻址单元数232=4GB，最大主存的块数:4G/64 = 226=64M，cache的行数2(32-20-6) =26=64b假定cache是关联映射式给出地址格式并确定参数可寻址单元数，主存的块数，cache的行数，标记的长度。t标记26位w字6位可寻址单元数2(s+w) = 232 字节，最大主存的块数= 2s = 226，cache的行数（容量）不能确定，实际行数和组数由cache实际大小确定实际行数=C/2w，标记的长度26位。c假定cache是4路组关联映射式并且地址中的标记字段为9位给出地址格式并确定参数可寻址单元数，主存的块数，组中的行数，cache的行数，cache的组数，标记的长度。t标记9位v组17位w字6位可寻址单元数2(s+w) = 232字节，主存的块数= 2s = 226，组中的行数= k = 4，cache的组数= 2v =217，cache的行数= k 2d =219，实际组数=实际行数/k; 标记的长度= 9位。4.15考虑以下代码：for (i=0;I20;i+) for(j=0;j10;j+) ai=ai*ja. 给出这段代码中一个空间局部性的例子。b. 给出这段代码中一个时间局部性的例子。解：空间局部性：相邻访问ai ai+1，局部变量的访问，顺序执行程序结构。时间局部性：重复访问ai , i, j，循环执行。4.19考虑有以下参数的存储系统：Cache访问时间Tc=100ns Cache单位价格Cc=0.01cents/bit (Cost of Cache)美分/位 内存访问时间Tm=1,200ns 内存单位价格Cm=0.001cents/bit (Cost of memory) 美分/位 Tc=100ns, Cc=0.01美分/位 Tm=1200ns, Cm=0.001美分/位a1MB主存的价格是多少 Cost = Cm 8 106 = 8 103 = $80b采用cache技术的1MB主存的价格是多少 Cost = Cc 8 106 = 8 104 = $800c用1MB主存的设计主存高速缓存系统，它的有效存取时间比cache存取时间大10% 命中率多少？按1m=106或1m=220计算都可以。 From Equation (4.1) : 1.1 T1 = T1 + (1 H)T2 (0.1)(100) = (1 H)(1200) H = 1190/12005.1 半导体存储器的主要性质是什么？答：半导体存储器的基本元件的存储位元.半导体存储器都具有某些相似的性质1.呈现2种稳态,分别代表2进制的1和0。2.能够通过（至少一次）写入来设置状态。能够读写状态。5.2 术语随机存取存储器用上有哪2种意思？答：1、（支持）能被随机存取的存储器，用各自的地址标识位置（完全按地址访问），存取一个字的时间与该字所处位置和上次访问都无关的存储器。2、易失的易读易写半导体存储器，（用作主存的）易失的易读易写半导体存储器。由存储器读取数据和向存储器写入新数据都是方便和快速的，通过使用电信号来完成读写操作。5.3DRAM和SRAM应用上有何不同？答：SRAM 主要用作cache (片内/片外), and DRAM 主要用作主存。5.4 在速度、容量和成本特性方面，DRAM和SRAM有何区别？ 静态和动态RAM都是易失的，2者都要求电源持续供电才能保存位值。与静态存储器位元相比，动态存储器位元要小而且电路简单。于是与SRAM相比相应的DRAM密度要高价格要低。另一方面，DRAM要求有支持刷新的电路。但是，对于较大容量的存储器DRAM位元的低的可变成本远可补偿刷新电路的固定成本，因此，DRAM将使大容量存储器的需求者受惠。最后，通常，SRAM要比DRAM快，由于这些相对特征，SRAM一般用与CACHE存储器，而DRAM用于主存储器。5.5说明为何一种类型的RAM被认为是模拟设备，而一种类型的RAM被认为是数字设备？答：虽然DRAM位元能存储单一位值，但其本质上是一个模拟设备。因为电容能存储一定范围的任何电荷值，所以必须使用一个门阀值来确定电荷值代表的是1还是0。SRAM是数字设备，使用与处理器相同的逻辑元件。静态RAM采用传统的触发器，逻辑们配置来存储2进制只要电源不断，SRAM将一直保持它所存储的数据。1传统的RAM组织成每芯片只有一位，而ROM通常组织成每芯片多位，说明原因答：主存需要大容量RAM, 一位RAM芯片只需要一根数据线，一个输出驱动更可靠，芯片封装引脚也少，从而还能提高位密度。而ROM总容量需要一般很小，让单芯片多位，一片ROM芯片就够，可以节省成本。2，考虑动态RAM每毫秒必须刷新64次，每次刷新操作需要150NS，一个存储器周期需要250NS问存储器总操作时间的百分之多少必须用于刷新？答：刷新时不能进行动态RAM存取，其它时间都可以存取动态RAM。1毫秒中储存周期中刷新的时间为64 150 ns = 9600 ns.刷新占总储存周期的时间百分比为(9.6 106 s)/103 s = 0.0096 = 0.96%.参考：毫秒:1Millisecond=10-3s，微秒1s= 10-6s，纳秒: 1nanosecond = 1ns = 10-9s5.3 a. Memory cycle time = 60 + 40 = 100 ns. The maximum data rate is 1 bit every 100ns, which is 10 Mbps.b. 320 Mbps = 40 MB/s.5.9 Total memory is 1 megabyte = 8 megabits. It will take 32 DRAMs to construct the memory (32 256 Kb = 8 Mb). The composite failure rate is 2000 32 = 64,000 FITS. From this, we get a MTBF = 109/64,000 = 15625 hours = 22 months. Source:PROT88.5.13若使用汉明纠错码来确定1024位数据字中的单个错误，则需要多少位校验码位？答：因为2的10次方是1024 所以需要log2(N) + 1 =11位校验码位。61磁盘使用玻璃衬底有什么好处？1改善瓷层表面的均匀性，从而提高了磁盘可靠性。2显著地减少了整个表面的缺陷，从而有助于读写错误的减少。3支持更低的磁头飞行高度。4更好的刚度，从而降低了磁盘动力需求。5更好的耐冲击和耐损能力。 62数据如何写到磁盘上？写机制基于电流通过线圈时产生磁场这个效应。脉冲电流送入写磁头，就在其下的磁盘表面上记录下一种磁化方式，正负电流产生不同的样式。写磁头本身是由容易磁化材料做成的一个矩形环，一边开有缝隙，相对的一边饶有几圈导线，线圈中的电流在缝隙间感应出一个磁场，此磁场在记录介质上磁化出一个小域，改变电流方向，磁域的磁化方向也随之改变。63数据如何由磁盘读出？当代硬盘系统采用一种不同的读机制，它要求使用一个单独的读磁头，通常紧靠写磁头安装。读磁头由一个部分被屏蔽的磁阻式敏感器组成，电阻的变化作为电压信号被检测出来，MR设计允许更高频度的操作，这等同于更高的存储密度和更快的操作速度。64说明简单CAV(硬盘)系统与多带记录(硬盘)系统有什么差别？CAV：盘被分成一串同心圆磁道和多个饼形扇区，以磁道号和扇区号直接寻址各个数据将磁头径向移动到指定磁道，等待指定扇区转到磁头下，外圈的长磁道上存放的数据和内圈的短磁道上存储的数据一样多，存储容量受最内道存储密度限制。多带记录系统：将盘面分成几个带，带中个磁道的位数恒定，远离中心的带比靠近中心的带容纳更多的位，当磁头由一个带移动到另一个带，位长度的改变引起读写是许作相应的变动，允许某种更为复杂的电路为代价全面提升磁盘容量。65定义磁道、柱面和扇区三个术语。磁道：盘片上的数据组织呈现为一组同心式圆环，每个环称为一个磁道。柱面：硬盘中，不同盘片相同半径 的磁道所组成的圆柱称为柱面。任何时刻各磁头都位于相等圆心距的各面磁道上，同圆心柱的一组磁道被称为一个柱面。扇区：数据以扇形成块传入或传出磁盘。每磁道通常有上百个扇区。扇区为磁道的一部分，将每个磁道分成上百个存放数据的小区域，此区域即为扇区。66扇区的通常大小是多少？扇区大小0.5KiB。68除RAID0之外的其它6个RAID级别的公共特点是什么？68所有RAID级别的公共特点是什么？1RAID是一组物理磁盘驱动器，在操作系统下被视为一个单一的逻辑驱动器。2数据分布在一组物理磁盘上。3冗余磁盘容量用于存储校验信息，保证磁盘万一损坏时能恢复数据。67定义寻道时间、旋转延迟、存取时间和传送时间四个术语。寻道时间：在可移动磁道系统中，磁头定位到该磁道所花的时间称为寻道时间。旋转延迟：一旦磁道选定，磁盘控制器将处于等待状态，直到相关扇区旋转到磁头可读写的位置，这段时间称为旋转延迟。存取时间：寻道时间和旋转延迟的总和称为存取时间。传送时间：待磁头定位后，扇区旋转到磁头下面时就可以完成读写操作，这就是整个操作的传送部分，传送所需时间称为传送时间。6.9简要定义RAID的七个级别RAID 0:无冗余，数据分布在阵列中的所有磁盘上，减少I/0排队时间。：采用简单的备份所有数据的方法来实现冗余：使用汉明码的数据冗余，使用并行存取技术，采用数据条带：组织方式与相似，不同的是，使用位交错奇偶检验，不管磁盘阵列多大，只需一个冗余盘。：采用块交错奇偶校验，独立的存取技术，通过每个数据盘上相应条带来逐位计算奇偶校验条带。：和组织方式相似，但采用块交错分布奇偶校验，所有磁盘上分布了奇偶校验条带。：进行两种不同的奇偶计算并将校验码以分开的块存于不同的磁盘中。简要比较RAID的7个级别。种类级说明I/O请求速度数据传输率条带化0无冗余大条带：优秀小条带：优秀镜象1镜象良好一般一般并行处理2使用汉明码的数据冗余差优秀并行处理3位交错奇偶检验差优秀独立存取4块交错奇偶校验优秀/一般一般/差独立存取5块交错分布奇偶校验优秀/一般一般/差独立存取6块交错双分布奇偶校验优秀/差一般/差610解释何为条带化数据（条带化技术）。RAID0 能以条带的形式在可用磁盘上分布数据。所有的用户数据和系统数据被看成是存储在一个逻辑磁盘上，磁盘以条带的形式划分，每个条带是一些物理的块,扇区或其他单位.数据条带以轮转方式映射到连续的阵列磁盘中.严格地每磁盘映射一条带的一组逻辑连续条带定义为条带集.条带化(Striping）是把连续的数据分割成相同大小的数据块,把每段数据分别写入到阵列中不同磁盘上的方法。所有的用户数据和系统数据被堪称是存储在一个逻辑磁盘上,磁盘以条带的形式划分,每个条带是一些屋里的块,扇区或其他单位.数据条带以轮转方式映射到连续的阵列磁盘中。严格地每磁盘映射一条带地一组逻辑连续条带定义为条带集。611 RAID系统中如何实现冗余。数据分布在一组物理磁盘上，冗余磁盘容量用于存储奇偶校验信息，保证磁盘万一损坏时能恢复数据。在RAID1中。采用简单的备份所有数据的方法来实现冗余。在RAID2中，采用了海明码计算模式。在RAID2-5中，采用了某些形式的奇偶校验计算模式在RAID6中，采用了双奇偶校验计算模式。614什么原因造成DVD比CD有更大的容量位组装更紧密，采用双层结构在反射层上有一个半反射层，能用两面记录数据(1)位组装更紧密。(2)采用双层结构，在反射层上有一个半反射层，驱动器的激光通过调整聚焦能分别读取每一层。(3)能用两面记录数据。612在RAID环境中，并行存取和独立存取有何不同？并行存取磁盘阵列，各个磁盘同步对各个盘的相同扇区操作。并行存取模式支持里，是把所有磁盘驱动器的主轴马达作精密的控制，使每个磁头的位置都彼此同步，然后对每一个磁盘驱动器作一个很短的I/O数据传送，如此一来，从主机来的每一个I/O 指令，都平均分布到每一个磁盘驱动器。 独立存取模式并不对成员磁盘驱动器作同步转动控制，其对每个磁盘驱动器的存取，都是独立且没有顺序和时间间隔的限制，同时每笔传输的数据量都比较大。613 CAV(光驱)和CLV(光驱)有何不同？恒定角速度系统，存取外延部分的数据要比存取内沿数据的速度要快。恒定线速度存取外延要比存取内沿的盘旋转速度要慢，数据存取恒定。CLV(Constant Linear Velocity)恒定线速度 CLV是早期光驱的读取方式。由于光碟片和硬碟不同，光碟片上每个部分的密度都是一样的，在同样旋转一圈的情况下，圆周较长的外圈在读取资料时会比内圈快，所谓的恒定线速度是指从内到外都是同样的读取速度，而为了保持一开始内圈的速度，机器会将光碟的转速调高，而到外圈时则会降低光碟片的转速来配合读取速度。 CAV(Constant Angular Velocity)恒定角速度 但是CLV因为不停地更改光碟的转速，会对光驱机器的寿命造成一定的影响，而且光碟转速也不可能无限制的加快，为了这两个原因，后来出现了将光碟转速固定的读取方式，也就是CAV，而因为光碟转速固定，所以读取速度会从内圈到外圈慢慢变快。 615解释何为serial tapes串行记录磁带的serpentine recording蛇形记录技术？串行记录磁带使用一种被称为蛇形记录的典型记录技术。记录数据时 ，沿整个磁带长度记录下位的第一组，到达磁带的尾端后词头重新定位到新磁道上，再一次沿整个带长记录，只不过这次在相反方向上，这个过程继续下去，直到各磁道都写满。6.2 Define the following for a disk system: ts=seek time;average time to position head over track r=. n=. N=. tA=. develpo a formula for tA as a function of .tA = tS +1/(2r)+ n/（r*N）6.5 It depends on the nature of the I/O request pattern. On one extreme, if only a single process is doing I/O and is only doing one large I/O at a time, then disk striping improves performance. If there are many processes making many small I/O requests, then a non striped array of disks should give comparable performance to RAID 0.71列出外部设备或外围设备的三种典型类别。人可读的：适用于与计算机用户通信。如视频终端和打印机。机器可读的：适用于与设备通信。如磁盘和磁带系统。通信设备：适用于与远程设备通信。可以是人可读的设备，如终端一样，也可以是机器可读的。72什么是国际参考字母表（IRA）？每个字符由唯一的7位二进制代码表示，即ASCII码信息交换的基本单位是字符。与每个字符相关的是代码，长度一般为7位或8位。最常用的文本代码是IRA码。这个代码中的每个字符用一个唯一的7位二进制代码表示，因此，它能表示128个不同的字符。73I/O模块的主要功能是什么？控制和定时，处理器通信，设备通信，数据缓冲，检错。74列出并简要定义 I/O的三种技术。编程式I/O：数据在处理器和I/O模块内交换，处理器执行一个使他直接控制I/O操作的程序。中断驱动式I/O：当处理器发送一个I/O命令后，继续执行其他指令，；而当I/O模块完成工作后，就中断处理器工作，读取数据。存储器直接存取：I/O模块和主存通过DMA交换数据，不需要处理器参与交换数据。75存储映射式I/O与分离式I/O有何区别？简述I/O端口的两种编址方式的区别。1、分离式I/O(独立编址方式)；分配给系统中所有端口的地址空间是完全独立的，与内存的地址空间没有关系；使用不同的指令访问存储器与I/O端口。2、存储映射式I/O(内存映象式方式)：存储单元和I/O设备有单一的地址空间，处理器把I/O模块的状态、数据寄存器看成存储单元一样对待，并使用相同机器指令存取存储器和I/O设备。76当出现设备中断时，处理器如何确定是哪个设备发生了故障。答：通常采用四种技术：多条中断线，软件轮询，菊花链，总线仲裁提供处理器和I/O模块间地多条中断线。另一种方法是软件轮询。当处理器检测到一个中断时，转移到中断服务程序，这个程序的任务是轮询每一个I/O模块来确定哪个模块产生中断。另一种使用向量式中断技术仲裁。77当DMA取得总线控制时和它继续保持对总线控制的期间，处理器做什么？答：可以进行计算，但是如果要访问总线，要等待一个总线周期(CPU挂起)。7.1 In the first addressing mode, 28 = 256 ports can be addressed. Typically, this would allow 128 devices to be addressed. However, an opcode specifies either an input or output operation, so it is possible to reuse the addresses, so that there are 256 input port addresses and 256 output port addresses. In the second addressing mode, 216 = 64K port addresses are possible.9.1 简要解释如下表示法：符号幅值，2的补码，偏值(移码)。答：符号幅值表示法：采用一个符号位的最简单的表示法是符号幅值表示法。以一个n位字为例，最左边为符号位，其余n-1位为整数的幅值。2的补码表示法：与符号幅值表示法类似，2的补码表示法也使用最高位为符号位，不同在于其他位的解释方式。若A是正的，则符号位a(n-1)是0；其余位表示此数的幅值，如同符号幅值法一样。对于一个负数A，其符号位a(n-1)是1。其余n-1位能取2(n-1)个值中的某个数。于是负整数可表示的范围是由-1到-2(n-1)。偏值表示法：一个正常意义上的2进制补码数加上一个偏移值。9.2 上述三种表示法中如何确定一个数是否为负数？答：符号幅值：若最高位是1，则位负数。2的补码：它的符号位a(n-1)是1，则表示该数为负数。偏值：若最高位为0，则表示该数为负数。9.3 对于2的补码数，符号扩展规则是什么？答：2的补码整数扩展规则是：移符号位到新的最左位，其余空出位均以符号位的副本填充。即对于正数填充0，对于负数填充1。9.4 在2的补码表示法中，如何求得一个整数的负数？答：(1)将整数的每位（包括符号位）求反（布尔反或1的补）。(2)将此结果作为一个无符号数对待，加1，丢弃溢出位。9.5 一般而言，对一个n位整数i求（2的）补运算时能产生同一整数吗？答：一般不能。特例：-（2n1）= 2n1和-0=0。 求反?，求补-i?，按位取反i。9.6 一个数的2的补码表示与对一个数求（2的）补有何不同？答：一个数的2的补码表示是一种2进制整数表示法，是一个01排列。对一个数求（2的）补时一个操作，它把输入的i作为2的补码表示的数，输出-i的2进制补码表示。9.7 如果将2的补码数看作是无符号整数来进行加法运算，则以2的补码数来解释此“和”数，其结果是正确的，但不能用于乘法运算，为何？答：该算法将2的补码数直接看作普通的无符号整数来进行加法运算，以一位测试溢出。对于乘法，如果我们把补码位模式看作无符号数字，其幅值是有别于补码(版本)的幅值（规模），结果的幅值（大小）将会是不同的。9.8 浮点表示法中，数的4个基本元素是什么？答：是符号，有效数(尾数)，指数和基数。9.9 浮点数的指数部分采用偏值表示法有什么好处？答：好处在于比较运算时非负的浮点数能作为整数对待，比较两个非负的浮点数与比较两个整数一样简单。9.10 正上溢，指数上溢和有效数上溢overflow，三者的区别是什么？答：当机器(浮点/整数)数值大于最大正数A值，或小于最小负数B值时，称为上溢。指数上溢指一个浮点数的正指数超过了最大允许指数值。有效数上溢是指2个同符号数相加，符号位进位(丢失)。9.11 浮点加减法的基本环节是什么？答：（1）检查0 （2）对齐有效数(向大指数对齐) （3）加或减有效数 （4）规格化结果9.11-2 浮点乘除法的基本环节是什么？答：（1）检查0 （2）加或减指数 （3）乘或除有效数 （4）规格化结果9.12 给出使用保护位的理由？答：为了避免最低有效数位不会由于对齐而丢失了。使精度更准确9.13 列出浮点数运算结果的4种舍入方法。答：就近四舍五入，中点奇进偶不进结果最后一位为0，不怕最低有效数位由于对齐而丢失，均值不变。朝正无穷舍入，朝负无穷舍入，朝0舍入。9.20, 两相近的浮点数相减，结果很小，有效位数降低。相对误差增大。9.21在基值为2时，指数为四位，有效数为七位（如果有隐含位，不计在内。不过不影响结果）时， 求相对误差。r = (A-A)/A(0.4) 10 = (0.0110011001100) 2 截断后约= (0.01100110) 2; r= (0.4 (0.01100110) 2)/0.4= 1-(1/4 +1/8+1/64+1/128)*5/2*100%=0.39%9.1 Sign Magnitude: 512 = 0000 0010 0000 0000 29 = 1000 0000 0001 1101 Twos Complement: 512 = 0000 0010 0000 000029 = 1111 1111 1110 00119.10 +6 00000110 6 11111010 +6 00000110 6 11111010 +13 00001101 +13 00001101 13 1111001113 11110011 +19 00010011 +7 00000111 7 11111001 19 11101101 9.22 a. B(Xq)*(1 bp), b(qp)b. b(Xq)*(1 bp), b(q1)9.23Express the following numbers in IEEE 32-bit floating-point format: a. 1 10000001 01000000000000000000000 b. 1 10000001 10000000000000000000000 c. 1 01111111 10000000000000000000000 d. 384 = 110000000 = 1.1 21000Change binary exponent to biased exponent:127 + 8 = 135 = 10000111Format: 0 10000111 00000000000000000000000e. 1/16 = 0.0001 = 1.0 2100127 4 = 123 = 01111011Format: 0 01111011 00000000000000000000000f. 1/32 = 0.00001 = 1.0 2101127 5 = 122 = 01111010Format: 0 01111010 000000000000000000000009.24 a. 28 (dont forget the hidden bit)b. 13/16 = 0.8125 c. 2 9.32 We have 0.4 20. Because 0.4 is less than 0.5, this is not normalized. Thus, we rewrite as 0.4 = 0.8 21 Next, convert 0.8 to binary, we have repeating binary number: 0.110011001100. The closest we can get (7 bits) is 0.1100110. Converting this back to decimal, we have (1/2 + 1/4 + 1/32 + 1/64) 2-1 =