基于FPGA的特殊波形实时识别技术.pdf

华中科技大学 硕士学位论文 基于FPGA的特殊波形实时识别技术 姓名 唐国洋 申请学位级别 硕士 专业 物理电子学 指导教师 吴裕斌 20080523 I 摘 要 信号波形的识别与提取是信号处理的一个重要研究领域 其主要目的是从噪声信 号中识别有用的信息并对有用的信息进行特征提取与识别 其中波形识别技术在工业 监测与控制领域有广泛的应用 极具研究价值 本文以现场可编程门阵列 FPGA 为核心实现了一种复杂波形实时识别系统 该系 统以一种特殊场合产生的波形为识别目标 从波形的特征参数和外貌两个方面来识别 波形 比传统的波形识别系统有更好的效果 该系统还能测量目标波形达到本系统的 准确时间 并保存目标波形数据 该系统具备实时性强 功耗低 驱动简单 支持实 时海量数据处理 支持匹配模板实时修改等特点 在电路设计方面 本系统采用了先进的流水线技术和三通道数据处理技术 保证 了系统的实时性 在功耗控制方面 本系统采用了降低工作频率 简化逻辑复杂度等 多种手段 使系统功耗降到最低 在信号处理方面 本系统采用多特征寄存器同步记 录的方法 可以不间断地处理海量波形数据并记录多个指定的波形特征参数 在主处 理器控制方面 本系统内部集成自动控制和自动异常回复电路 简化了控制逻辑 大 大减少了主处理器驱动的复杂程度 本文在查阅了相关资料的基础上 首先深入分析了波形识别原理 提出了相关设 计方案并进行了论证 确定了系统的框架 系统由信号预处理模块 波形识别模块 实时波形存储模块和 DSP 接口模块组成 接着根据系统不同的模块划分对各个模块的 设计进行了介绍 然后介绍了硬件和软件的具体实现 最后通过系统仿真和测试 系 统的功能和性能参数达到了本课题的设计要求 关键字 关键字 实时波形识别 数字滤波器 异步 FIFO FIFO 控制器 II Abstract To recognize and abstract the signal wave is a basic question of signal processing It s aimed at recognizing useful information from noisy signal wave deciding if the wave is that we want and recording the characters of useful wave The technology of wave recognize was widely used in industrial control and industrial monitoring So it is very worth to be studied This paper work out a real time waveshape recognition system in using FPGA This system made recognition target of wave which generated in special occasion and surveyed the characters of the wave after analysising some wave swatch Then the system can identify such wave based on the characters collected at early time This system supported real time waveshape recognition real time great amount data processing and supported wave matching module replace at any working time and spent low power and cost low In the aspect of circuit designing this system has used advanced technology such as pipeline and three operation core to guarantee the real time In the aspect of signal processing large numbers of wave data can be scanned unremittingly every second and appointed parameters can be recorded by this system that probabilized locating the place where signal generated In the aspect of controlling of host processor this system was simplified the interface of control logic integrated auto control circuit and auto reset circuit what was run when system was in an anomalous state All of this designs made the driver of host processor much more easier This paper firstly collects the related stuff and analyzes the principle of waveshape recognition then brings forward and discusses the design schema and determines the framework of the system which is composed of signal pretreatment module waveshape recognition module real time wave store module and Digital Signal Processing DSP interface module which is followed by the introduction to each module Then introduced practical scenarios of hardware and software Finally system simulation and test are completed with the system performances achieving the project requirements Key words real time waveshape recognition digital filter asynchronism FIFO FIFO controller 独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究 成果 尽我所知 除文中已经标明引用的内容外 本论文不包含任何其他个人或集体 已经发表或撰写过的研究成果 对本文的研究做出贡献的个人和集体 均已在文中以 明确方式标明 本人完全意识到本声明的法律结果由本人承担 学位论文作者签名 日期 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留 使用学位论文的规定 即 学校有权保 留并向国家有关部门或机构送交论文的复印件和电子版 允许论文被查阅和借阅 本 人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索 可以采用影印 缩印或扫描等复制手段保存和汇编本学位论文 保密 在 年解密后适用本授权书 不保密 请在以上方框内打 学位论文作者签名 指导教师签名 日期 年 月 日 日期 年 月 日 本论文属于 1 1 绪论 1 1 课题研究背景与意义 在电子自动化探测与监控技术中 特种波形识别技术是研究的重点与难点 比如 在石油探测 电子对抗 电网防盗监控等诸多领域 都需要通过对特定波形的识别来 判定情况 而在某些领域 这种基于波形识别的探测技术不仅可以用于报警 还能用 于预警 比如在地震预报领域 地震波探测系统就是根据检测到的地震波形来判断是 否有大地震将到来 在钢铁冶炼领域 对结晶器拉坯阻力在线监测可以预测漏钢 1 在 电子设备监测与诊断中 以波形识别为核心的智能故障诊断是现阶段研究的热点 2 因 此 波形识别技术在电子探测 测量领域具有十分重要的意义 随着各行各业的发展 对专用于各行业的电子监控设备实时性要求也越来越高 比如漏钢预测系统中 如果实时性不够 在系统分析结束预警将发生漏钢时 漏钢却 已经发生 那么这个预警系统就失去了它的意义 因此在实际应用中 实时波形处理 系统的实用价值巨大且不可替代 电子设备监控的信号形式一般分为 数字量 模拟量 频率量 开关量 这些信 号都可以用直流信号和周期信号来合成 所以在此我们把信号分为直流信号和周期性 信号 在实时故障诊断中直流信号由于幅度大小不变 所以易于判断 而周期性信号 由于其周期 相位 幅度等的不同 给目标探测带来了不便 所以通常要使用各种方 法对信号波形进行识别 传统的波形识别是基于符号化的波形理解技术 并与领域知识结合 对理解的结 果进行释义 或者采用小波变换等非线性理论转换到频域进行分析 这样的波形识别 方法要么不够准确 要么过于复杂 不适合实时嵌入式系统 研究一种计算量不太大 且识别效果较好的实时波形识别算法已经成为迫切的需要 1 2 课题来源与研究内容 1 2 1 课题来源 本课题来源于国家重点技术攻关项目 2 1 2 2 研究内容 本文要设计一个采用数字电路实时识别和提取某种指定波形的电路 本课题需要 在目前可以提供的相关资料支持下 完成以下内容 1 研究和比对可以硬件实现的实时波形识别算法 提出可行的算法方案 2 设计符合要求的系统架构 并以硬件实现该架构 3 自行采用数字逻辑设计合适深度的存储器和用于控制该存储器读写的控制器 实现对需要波形的任意长度波形提取 4 测量波形到达时间 精确到 100ns 5 设计 FPGA 与主处理器 DSP 的接口 通讯接口速率达到 25MHz 以上 1 3 课题研究的应用价值与现状 该课题的应用可以提供良好的经济效益和社会效益 首先 该系统如果用于信号波形定位 可以快速查找信号产生源地 因此该系统 能实时监测探测区域内每次信号波形产生的时间 坐标 信号大小等参数 如测量雷 电击地信号波 借助终端查询可以快速 准确查找输电线路雷击故障点 极大地降低 了线路工人劳动强度 缩短了修复和排除电力故障和障碍时间 减少停电损失 广州 电力局提供的资料表明 仅 1997 年 6 月 10 日和 7 月 1 日三条 220kV 线路缩短停电时 间产生的经济效益 为广东电网挽回损失达 124 万元 3 其次 通过该系统可以协助判断各种系统故障类型 或为当地建设提供依据 长 期以来 在电力 无线通讯等系统中 许多未能查明原因的故障往往都被归类为雷击 故障 因而会影响了对真实原因的查找和处理 利用波形定位系统 可使原来部分难 以查明的故障因雷击而起的怀疑得以排除 使故障的真实原因 如鸟害 外物放电 绝 缘问题等 得以暴露出来 加强人们对户外布点网络系统的科学监控管理 而且对于电 网 无线基站等建设的选址提供依据 避开多雷区域 强电磁场区 强无线电信号区 可以有效减少故障率 最后 通过该系统还能够增强对自然界特种信号波形特性的研究 该系统可以采 集任意指定波形 并传送到中央机站 经过一段时间的波形数据采集和归库 可以为 后续研究提供充足的数据样本 而该系统波形识别部分支持特征参量可配置 可升级 3 对目标波形特征研究得越成熟 反过来可以修正使得系统的精确度越高 我国目前许多领域的波形识别系统还处于第一代系统 识别主体上仍然采用上世 纪九十年代前后模数技术 其可靠性 功耗 体积 功能扩展等方面与当前的数字电 路技术相比 有较大缺陷 而且许多即使使用了数字电路 也功能单一 识别对象针 对性强 因此 研制新一代的高适应性 可自我学习的波形识别系统势在必行 1 4 方案论证 1 4 1 系统方案 方案一 传统的模拟电路波形识别技术 采用模拟器件对输入波形进行处理后识别 该技术正广泛应用于现有波形识别系 统中 系统 的主体电子部分仍采用上世纪九十年代前后模数技术 其可靠性 功耗 体积 功能扩展等方面与当前数字电路技术相比 有较大缺陷 比如电路组成复杂 其波形特征量判据单一 受温度湿度影响可靠性差 功耗高等 方案二 基于数字的波形识别技术 现在的电子技术早已跨入数字时代 数字技术日趋成熟 该方案将模拟信号进行 编码转换为数字信号 利用数字逻辑这一强有力的工具来分析信号特征 具有准确 易存储 易分析和传输的优点 4 与模拟电路不同 数字电路的运算并不依赖于数字信 号的精度 这样 数字电路对于元件值的容限就不是很敏感 并与温度 寿命和大多 数其他外部参数无关 数字电路可以很容易地大量复制 且在制造期间或以后的使用 中不需要调整 综上所述 根据实现方案的先进性 我们采用数字方案 1 4 2 开发平台方案 方案一 采用 ARM 处理器平台 ARM 是 Advanced Reduced Instruction Set Computing Machines 的简称 它是一种 高性能 低价格 低功耗的嵌入式处理器 现在很多 ARM 芯片主要用于事件处理 而 不擅长于大容量数据实时处理 而且常用的 ARM 处理器运算能力有限 不适合实时高 速数据处理 4 方案二 采用 DSP 处理器平台 DSP Digital Signal Processor 是一种独特的微处理器 有自己的完整指令系统 是以数字信号来处理大量信息的器件 DSP 具有强大的运算能力和数字处理能力 它 是专门设计来用于数字信号处理的 但是本设计要求同时不间断处理 3 路 10MHz 的信 号 如果以一个 DSP 采用时分复用的方式 则待处理信号频率相当于 30MHz 而我们 可以选用的 DSP2812 最高工作频率为 150MHz 要实现实时波形识别 每个数据之间 只有 5 个时钟的处理时间 要在 DSP 上同时完成波形识别 波形存储 GPS 时钟获取 ICP IP 协议工作几乎不可能 方案三 采用 FPGA 平台 FPGA 即 Field Programmable Gate Array 它是在 PAL GAL PLD 等可编程器件 的基础上进一步发展的产物 是专用集成电路 ASIC 中集成度最高的一种 FPGA 几乎能完成所有数字器件的功能 由于 FPGA 是以硬件来实现的 它可以以牺牲片上 资源来换取并行数据处理的能力 所以 FPGA 在不间断数据流处理的速度比 ARM 和 DSP 都快 它更加适合处理并行高速度大流量的数据 FGPA 属于半定制型的芯片 我 们可以根据我们需要的功能来定制芯片 而且可以将所有数字电路能实现的功能全部 集成到一个芯片中 这样既能裁剪掉不需要的功能 节省成本 又能减少芯片之间的 连线 提高系统的可靠性 综上所述 根据我们的实际需要 我们采用 FPGA 平台 1 4 3 波形识别方案 方案一 基于快速模板匹配的波形识别算法 在脑电波 癌细胞检测波形 字符检测波形等波形中 可以看到每种波形都有其 特有的形状 只是在外部条件改变的情况下 如电压大小 采样频率等 波形的幅值有 所不同 对于每个数字波 W 可以采用含有 m 个元素的向量 X 来表示 mmm xxxxxxX 12321 其中 元素 i x 波形某点的幅值 并且相邻两元素间的时间间隔t 相等 因此 对于 10 个数字 0 1 2 3 4 5 6 7 8 9 的波形都有其独有的特征向量 i x 可 以作为输入信号匹配的模板 在波形的匹配过程当中 定义输入波形向量 Y 与波形模 5 板 i X 之间的距离 i D 21 9210 2 2 mjipxYXD jjii 比较 i D 的值 取其最小值 此时i即为输入波形所对应的数字 达到了自动识别 的目的 此方案应用的前提是识别的目标波形有其特有的形状 并且形状改变不大 只是 幅值改变 而且需要先建立波形向量模板 而本设计要测的波形虽然也有其特有的形 状 但是形状变化大 波形特征时间间隔差异大 难以与模板匹配 况且目前对原始 波形了解较少 更难以获得其模板 所以该方案可行度低 方案二 基于信号特征的波形识别算法 课题要求只要与如下所列特征吻合 即认为波形符合检测要求 1 上降沿时间 t1 12us 小信号 或 t170us 3 最大峰值 P2 1 25 P1 P1 首个正峰 4 在时间 t4 100us 内 最大负峰 P4 1 0 N n nxnhxhy 运算之中 除了滤波器 卷积 相关 DFT等凡是有乘累加运算的地方 都可以 用这种方法实现 分布式算法的优点在于不需要很耗资源的乘法器 对于输入位宽较小的系统 其 速度可以显著超过基于MAC的设计 但它不适合阶数较大的滤波器设计 而且要求滤 波器为常系数 表 1 1 三种滤波实现资源速度对比表 实现方案 LC 最高时钟频率 MHz一次滤波所需时钟数 串行结构 448 68 52 4 直接 465 66 37 1 并行结构 流水 480 111 35 1 分布式结构 417 108 06 12 综上所述 使用FPGA实现上面三种方案后所占用资源和所能达到的速度总结见 表1 1 4阶12bit 从表1 1中可以看出 分布式结构实现时所占的FPGA资源最少 其次是串行结构 最多的是并行流水结构 串行结构的最高时钟频率只有68 52MHz 一次滤波需要4个 时钟周期 所以输入到滤波器的并行数据的速率不能超过68 52 4 17 13MHz 分布式 结构运行的最高时钟频率可以达到108 06MHz 但由于位宽比较宽为12bit 所以一次 滤波需要12个时钟周期才能完成 所以输入到分布式滤波器的并行数据的速率不能超 过108 06 12 9 005MHz 并行结构占用的FPGA资源最多 直接型和流水型都可以一 个时钟周期完成一次滤波运算 但由于直接型大的组合逻辑造成的延时 它最高只能 工作在66 37MHz 而流水结构对大的组合逻辑进行了拆分 能工作在111 35MHz 所 以对于FPGA来说 流水结构是一种先进的设计结构 从表1 1可以看出 串行结构和并行结构都能够达到我们的设计要求 且LC消耗 相差不大 只是并行结构需要4个乘法器 串行结构只需要一个乘累加器 由于本设 计选用的FPGA为Cyclone2 2C20 它具备26个乘法器模块 设计要求3路输入仅需 3 4 12个乘法器 完全能够满足需求 且并行设计时序相对简单 不容易产生错误 所以选用并行流水线结构 8 2 EDA 与 FPGA 技术及系统设计 2 1 EDA 技术简介 2 1 1 EDA 技术概念 EDA是Electronic Design Automation的缩写 意为电子设计自动化 即利用计算 机自动完成电子系统的设计 EDA技术是以计算机和微电子技术为先导 汇集了计算 机图形学 拓扑 逻辑学 微电子工艺与结构学和计算数学等多种计算机应用学科最 新成果的先进技术 5 EDA技术实现目标是 1 超大规模可编程逻辑器件 称为可编程ASIC 主要指FPGA CPLD 其特点 是直接面向用户 2 半定制或全定制ASIC 特点是不面向用户 其中半定制是指门阵列ASIC和标 准单元ASIC 全定制是设计者对电路设计有完全的控制权 3 混合ASIC 既具有可编程ASIC 又有CPU RAM ROM PLL等可调用的 硬件标准单元模块 EDA与电子技术 微电子技术的发展密切相关 吸收了计算机领域的大多数最新 研究成果 以高性能的计算机作为工作工具 在EDA软件平台生几 根据硬件描述语 言HDL完成的设计文件 自动地完成逻辑编译 化简 分割 综合及优化 布线 仿 真 直至对于特定目标芯片的适配编译 逻辑映射和编程下载等工作 传统的手工设计方法有很多缺点 它对复杂电路的设计 调试十分困难 如果某 一过程存在错误 查找和修改十分不便 而且对于设计过程中产生大量文档不好管理 对于集成电路设计而言 手工设计实现过程与具体生产工艺直接相关 因此可移植性 差 还有传统手工设计只有在设计出样机或生产出芯片后才能进行实测 而EDA技术 的出现极大地提高了电路设计的效率和可靠性 减轻了设计者的劳动强度 它采用硬 件描述语言作为设计输入 查找和修改都十分方便 库 Library 的引入使得以前的设计 可以重复使用 而且它还能方便地对设计文档进行管理 EDA技术具有强大的系统建 模和电路仿真功能 它适用于高效率大规模系统设计的自顶向下设计方案 它还具有 9 全方位的利用计算机自动设计 仿真和测试技术 EDA技术对设计者的硬件知识和硬 件经验要求低 其高速性能好 纯硬件系统的可靠性高 6 2 1 2 EDA 技术发展过程 回顾近30年的电子设计技术的发展历程 可将EDA技术分为三个阶段 7 11 第一阶段 CAD Computer Aided Design 阶段 主要在七十年代 这个阶段主要 分别研制了一个个单独的软件工具 主要有电路模拟 逻辑模拟 版图编辑 PCB布 局布线等 通过计算机的使用 从而可以把设计人员从大量繁琐 重复的计算和绘图 工作中解脱出来 其核心是电路CAD技术 产生了计算机辅助设计概念 但这样的设 计过程存在两个方面的问题 第一 由于各个工具软件是由不同的公司和专家开发的 只解决一个领域的问题 若将一个工具软件的输出作为另一个工具软件的输入 就需 要人工处理 过程很繁琐 影响了设计速度 第二 对于复杂电子系统的设计 当时 的EDA工具由于缺乏系统级的设计考虑 不能提供系统级的仿真与综合 设计错误如 果在开发后期才被发现 将给修改工作带来极大的不便 第二阶段 CAE Computer Aided Engineering 阶段 主要在八十年代 这个阶段在 集成电路与电子系统方法学 以及设计工具集成方面取得了众多成果 与CAD相比 除了纯粹的图形绘制功能外 又增加了电路功能设计和结构设计 并且通过电气连接 网络表将两者结合在一起 实现了工程设计 由于采用了统一数据管理技术 因而能 够将各个工具集成为一个CAE系统 CAE的主要功能是 原理图输入 逻辑仿真 电 路分析 自动布局布线 PCB后分析等 这个阶段主要采用基于单元库的半定制设计 方法 采用门阵列和标准单元设计的各种ASIC得到了极大的发展 将集成电路工业推 入了ASIC时代 第三阶段 EDA阶段 从九十年至今 尽管以前的CAD CAE技术取得了巨大的 成功 但并没有把人从繁重的设计工作中彻底解放出来 在整个设计过程中 自动化 和智能化程度还不高 各种EDA软件界面千差万别 学习实用困难 并且互不兼容 直接影响到设计几环节间的衔接 基于以上不足 人们开始追求贯穿整个设计过程的 自动化 即电子系统设计自动化 此阶段出现了以高级语言描述 系统仿真和综合技 术为特征的第三代EDA技术 不仅大大提高了系统的设计效率 而且使设计人员摆脱 10 了大量的辅助性及基础性工作 将精力集中于创造性的方案与概念的构思上 2 1 3 可编程器件及 EDA 技术发展趋势 可编程逻辑器件已经成为当今世界上最富吸引力的半导体器件 在现代电子系统 设计中扮演着越来越重要的角色 过去的几年里 可编程器件市场的增长主要来自大 容量的可编程逻辑器件CPLD和FPGA 其未来的发展趋势如下 12 1 向高密度 高速度 宽频带方向发展 2 向在系统可编程方向发展 3 向可预测延时方向发展 4 向混合可编程技术方向发展 5 向低电压 低功耗方面发展 面对当今飞速发展的电子产品市场 电子设计人员需要更加实用 快捷的开发工 具 使用统一的集成化设计环境 改变优先考虑具体物理实现方式的传统设计思路 将精力集中到设计构思 方案比较和寻找优化设计等方面 以最快的速度开发出性能 优良 质量一流的电子产品 开发工具的发展趋势如下 13 1 具有混合信号处理能力 2 高效的仿真工具 3 理想的逻辑综合 优化工具 随着电子电路的复杂性越来越高 传统的系统设计方式已经很难保证开发项目的 稳定高效 设计人员往往需要站在更高的系统高度来描述一个项目 系统描述方式也 有如下的发展趋势 1 描述方式简便化 2 描述方式高效化和统一化 C C 语言是软件工程师在开发商业软件时的标准语言 也是使用最为广泛的高级 语言 许多公司已经提出了不少方案 尝试在C语言的基础上设计下一代硬件描述语 言 随着算法描述抽象层次的提高 使用C C 语言设计系统的优势将更加明显 设 计者可以快速而简洁地构建功能函数 通过标准库和函数调用技术 创建更庞大 更 复杂和更高速的系统 11 但是 目前的C C 语言描述方式与硬件描述语言之间还有一段距离 还有待于 更多EDA软件厂家和可编程逻辑器件公司的支持 随着EDA技术的不断成熟 软件 和硬件的概念将日益模糊 使用单一的高级语言直接设计整个系统将是一个统一化的 发展趋势 2 2 FPGA 技术简介 2 2 1 FPGA 应用现状 FPGA Field Programmable Gate Array 即现场可编程门阵列 是80年代中期出现的 高密度可编程逻辑器件 PLD 它是在PAL GAL EPLD等可编程器件的基础上进 一步发展的产物 它是作为专用集成电路 ASIC 领域中的一种半定制电路而出现的 既解决了定制电路的不足 又克服了原有可编程器件门电路数有限的缺点 FPGA具有 小型化 低功耗 多功能 数字化 标准化 系列化 集成度高 保密性好 可无限 次反复编程 并有现场模拟调试验证的优点 如Altera公司的Cyclon Stratix ACEX APEX系列 Xilinx公司的Spartan Virtex系列等以及Lattice公司的IspLSI ispMACH4000VB C Z ispXPGA系列等 FPGA采用逻辑单元阵列LCA Logic Cell Array 其内部包括可配置逻辑模块CLB Configurable Logic Block 输出输入模块IOB Input Output Block 和内部连线 Interconnect 三个部分 采用FPGA设计ASIC电路 用户不需要投片生产 就能得到 合用的芯片 FPGA可做其它全定制或半定制ASIC电路的中间试验样片 FPGA有丰 富的触发器和I O引脚 FPGA是ASIC电路中设计周期最短 开发费用最低 风险最 小的器件之一 FPGA采用高速CHMOS工艺 功耗低 可以与CMOS TTL电平兼容 可以说 FPGA芯片是小批量系统提高系统集成度 可靠性的最佳选择之一 FPGA是由存放在 片内RAM 中的程序来设置其工作状态的 因此工作时需要对片内的RAM进行编程 用户可以根据不同的配置模式 采用不同的编程方式 上电时 FPGA芯片将EPROM 中的数据读入片内编程RAM中 配置完成后 FPGA进入工作状态 掉电后FPGA恢 复成白片 内部逻辑关系消失 因此 FPGA能够反复使用 FPGA的编程无须专用的 FPGA编程器 只须用通用的EPROM PROM编程器即可 当需要修改FPGA功能 12 时 只需换一片EPROM即可 这样同一片FPGA 不同的编程数据可以产生不同的电 路功能 因此 FPGA的使用非常灵活 FPGA有多种配置模式 并行主模式为一片 FPGA加一片EPROM的方式 主从模式可以支持一片PROM编程多片FPGA 串行 模式可以采用串行PROM编程FPGA 外设模式可以将FPGA作为微处理器的外设 由微处理器对其编程 14 16 2 2 2 Cyclone 系列 FPGA 简介 Cyclone系列FPGA是迄今成本最低的FPGA 它采用0 13um工艺全铜SDRAM 工艺 1 5V内核 其容量最少有2 910个逻辑单元 最多20 010个逻辑单元 Cyclone 主要由逻辑阵列块 嵌入式阵列块 MultiTrack和I O单元四部分组成 17 19 1 逻辑阵列 逻辑阵列是由一系列的逻辑阵列块 LAB 构成的 每个LAB包含10个逻辑单元 LE 和一些连接线 LE是Cyclone结构中的最小单元 它含有一个4输入查找表 LUT 一个带有同步使能的可编程触发器 一个进位链和一个级联链 进位链提供LE之间非 常快 0 2ns左右 的向前进位功能 级联链可以在最小延时的情况下实现多输入逻辑函 数 2 嵌入式阵列 嵌入式阵列是由一系列的M4k RAM 128x36bit 块构成的 当要实现有关存贮器功 能时 每个M4k RAM提供4 608位用来构造RAM ROM FIFO或双口RAM等功能 当M4k RAM用来实现乘法器 微控制器 状态机以及DSP等复杂逻辑时 每个M4k RAM可以贡献100到600个门 M4k RAM可以单独使用 也可以组合起来使用 本 文采用的EP1C6有20个M4k RAM 共有92 160位存储空间 为本系统设计提供了丰 富的RAM资源 3 Multi Track连接 在Cyclone中 Les M4k RAM和器件I O引脚之间的连接是通过Multi Track连 接实现的 Multi Track是遍布整个Cyclone器件长 宽的一系列水平和垂直的连续式 布线通道 采用这种布线结构即使对于复杂的设计也可预测其时延等参数 4 I O单元 IOE 13 I O单元 IOE 包含一个双向I O缓冲器和三个寄存器 它既可以用在需要快速建 立时间的外部数据的输入寄存器上 也可以作为要求快速的 时钟 输出 性能的数据 输出寄存器 IOE引脚可以作为输入 输出或者双向引脚 2 2 3 使用 FPGA 进行开发的优点 使用FPGA器件设计数字电路 不仅可以简化设计过程 而且可以降低整个系统 的体积和成本 增加系统的可靠性 它们无需花费传统意义下制造集成电路所需大量 时间和精力 避免了投资风险 成为电子器件行业中发展最快的一族 由于使用FPGA 器件 可不受标准系列器件在逻辑功能上的限制 而且修改逻辑可在系统设计和使用 过程的任一阶段中进行 并且只须通过对一所用的FPGA器件进行重新编程即可完成 其设计十分灵活 而且FPGA集成度高 成本地 由于减少了电路板之间的连线 所 以可以提高系统的稳定性 FPGA还具有速度快 设计周期短等优点 20 2 3 系统结构设计 本系统是基于FPGA的实时数字信号处理系统 它由2路波形识别模块 FIFO存 储模块 DSP接口模块组成 2个波形识别模块分别是一个矢量信号识别 通道一 二 命名为A方向 B方向 一个标量信号识别 通道三 命名为C波 A方向和B方向 的信号识别合起来就是一个矢量信号识别器 可以测量信号的方向性 FIFO存储模块 内建8k FIFO 可以存储1 06ms的波形数据 在波形识别模块识别到指定要抓取的波 形时 FIFO存储模块就找出暂存于FIFO中的符合特征的波形 将波形数据发送给DSP FIFO存储模块对外给A D提供工作时钟 控制A D工作 DSP接口模块主要由寄存 器组构成 DSP通过读写寄存器组来获取FPGA工作状态信息和控制FPGA工作 系统结构设计如图2 1 本系统的所有设计都是以功能模块为基础 将大系统划分为3个功能模块 再将3 个功能模块划分为若干个小功能模块 经过一级一级地分割 最终使每个小功能的实 现变得容易可行 所以后面的系统详细介绍也是以模块为基础进行的 以模块为基础进行设计 可以极大地简化系统复杂度 使一个看起来不可能完成 的工程变成可能 模块化设计也是由底层向顶层设计方法的具体演化 在设计过程中 14 分模块独立调试 可以更容易地实现功能 排查错误 具备模块化设计理念是一个合 格的IC设计工程师必备技能 21 FIFO 波形识别 模块 FIFO控制器 控制寄 存器组 DSP A D控 制 器 A D时 钟 通道一 通道二 通道三 多路合成器 DSP数据总线 16位控制总线 有效波形触发信号 FPGA 系统时钟 精确的秒时钟脉冲 图 2 1 系统结构图 本系统在开始工作后先进行FPGA复位 初始化 初始化时系统基本工作参数在开 机复位状态下写入系统控制寄存器 初始化有2个作用 一是将各个计数器和FIFO指 针清零 确保系统工作后进入正常状态和正确地计时计数 二是在初始化的时刻配置 系统工作参数 比如矢量信号识别通道 A B 的匹配模板值等 本系统支持软件复 位 即DSP写复位标志位 可以使FPGA复位 这样的设计便于DSP自动监控FPGA 的工作状态 一旦FPGA工作异常 DSP就可以通过软件置位来简便地使FPGA恢复 正常 初始化完成后 FPGA会启动自身的所有模块工作 同时驱动外部A D开始采样 数据 FPGA内部集成的A D驱动模块在FPGA工作的任何模式下都不会关闭 因此 A D的采样数据流是不会中断地 也就是说 FPGA内部的FIFO在任何时刻都是处于 写状态 而波形识别模块也在任何时刻都在识别波形是否有效 每当一个波形经过识 别模块后 识别模块会判断它的波形变化趋势 并记录下特征参数 当波形幅值回归 零电平后 识别模块会将记录下来的特征参数与DSP设置的匹配模板进行比对 如果 实际波形参数与模板匹配成功 则说明该波形是符合条件的 于是识别模块将波形起 15 始点和长度值发给FIFO控制模块 由FIFO控制模块从FIFO中把波形读出送给DSP 在FIFO控制模块未收到识别模块信号的时候 则将FIFO中的数据每写入一个就读出 一个 以此保证FIFO不会被填满 16 3 波形识别模块设计 3 1 波形识别原理 目前波形识别方法有很多种 每种算法都离不开要识别的波形外貌特征 所以 在介绍本系统的波形识别算法之前 先概括介绍一下本系统的识别目标波形 首先 本系统的特点是系统实时性强 数据吞吐量大 所以算法必须具备实时性 强的特性 第一个难点是目标波形没有固定的外貌 或者可以说是目前人们所掌握的 资料非常有限 尚无法完整地提供出该类波形的所有可能出现外貌的模板 但是 根 据以往研究人员的大量实践总结 他们给出了所有目标波形都满足的几个特征 矢量波形1 1 上降沿时间t1 12us 小信号 或t170us 3 最大峰值 P2 1 25 P1 P1 首个正峰 4 在时间t4 100us内 最大负峰 P4 0 625 P1 下图给出了可能的矢量信号波形 并标注了参数代表的意思 图 3 1 矢量波形判别基准 图 3 2 矢量波形 2 17 当然满足条件的波形不一定只有这一种 还可以有其它很多形式的波形都可以满 足前面提到的几个条件 比如图3 2 也有可能不存在P3的峰值 P4也不一定是个负向的波峰 P1也有可能就是P2 比如下边的这个波形也是满足条件的 图 3 3 矢量波形 3 标量波形 5 在时间t3 150us内 首个负峰P3 0 25P1 P1 首个正峰 且极性一致 或在 时间t3 560us内 首个正峰P3 0 12P1 P1 首个负峰 且极性一致 下图是一个可能的标量波形 图 3 4 标量波形 1 图 3 5 标量波形 2 从上面可以看出 本系统的识别目标波形千变万化 不一而足 不可能找到一个 18 标准的波形模板 用测量波形与波形模板逐点比对的方式来识别 既然我们对波形的 了解只有波形的几个特征可以确定 所以波形识别也只有从波形的特征识别出发 才 可能符合项目要求 其次 本系统第二个特点和难点是对采样目标波形的特征条件要有一定的可选择 性和可扩展性 具体的说 就是对于目标矢量波形 波形识别模块可以识别满足条件 1 4的波形 也可以识别条件1 4的任意一个组合 比如 1 3 4 1 2 4 等 还可以在需要的情况下添加条件5 6 7 因为该系统的应用目的不仅要测 量目标波形 还要使用采集到的数据建立数据库 进行人工数据分析 以完善判决条 件 所以 具备采集满足各种条件的样本的功能是必要的 也是本系统设计的一个重 点 由上面的叙述可以知道 本项目的开发是个循环往复 逐步逼近的过程 其过程 由图3 6所示 波形分析 条件设定 条件修改数据建库 波形识别波形采集 图 3 6 系统开发流程 基于所要识别的波形特征 本系统设计了一个针对本项目需要的特殊波形识别算 法 回馈式波形识别算法 该算法最大的特点就是实时性强 波形特征比对参数可 以自由裁剪扩充 波形特征条件可以实时自由组合 还具备波形趋势识别能力 该算法的原理分为两部分 第一部分叫 特征识别 是基于一个假设 假设要识 别的目标波形存在1个以上统一的波形特征 通常某一类来源相同的波形都有一定的 相似性 比如地震产生的地震波 心跳产生的心电图波等等 有这种相似性存在 就 一定可以找到描述这种相似性的参量 这就是这类波形的特征参量 根据特征参量的 具体性质 又可以衍生出许多具体的已广泛被使用的波形识别算法 诸如 峰 峰 19 间距判别法 波形对称原理判别法和峰值持续时间判别法等 对于目标波形特征分析 需要分析足够多的已知波形的样本 尽可能多地提取所有波形皆满足的特征条件 由 于本系统是使用FPGA作为开发平台 所以特征条件的选取要以硬件可以实现为标准 再考虑到本系统是实时数据处理 在此时刻永远都不会知道以后的时刻波形会是什么 样子 会向什么趋势变化 所以不适合选取需要扫描波形完整数据才能计算得到的特 征值条件 也不适合选取要通过后时间点的数据才能确定前时间点数据的特征条件 比较适合于硬件实时扫描实现的条件有波形最值 多个峰值之间的比例 某段波形的 时间长度 波形差分后的拐点等 分析完波形的共同特征后 就可以建立特征列表了 把所有的特征按某一个顺序排列起来 然后使用一个n位数表示 比如4个特征条件 就可以表示成4 b0000 如果条件1满足 则输出结果为4 b0001 如果条件2 4满足 则输出为4 b1010 以此类推 第二部分叫 趋势识别 不同的波形 可能具备一个或几个相同的特征 比如一 组同频率的正弦波 三角波和方波 虽然它们的频率特征都是相同的 但是它们的延 长展开的趋势不同 正弦波从零电平点到最大值点幅值变化是先快后慢 三角波是线 性变化 方波是瞬间变化 通过趋势判别 可以剔除那些光靠特征值条件无法分别的 波形 本系统目标波形中的标量场波形就有明显的前导波和跳沿 所以识别模块对于 标量波的识别除了满足条件 5 外 还要满足波形延展趋势 就是该波形必须同时具 备前导波和紧随前导波的上跳沿 如何使用硬件判断波形趋势呢 这就需要使用到波 形分割的方法 对于标量波形 本系统作如图3 7所示的分割 图 3 7 波形状态分割 对于一个任意时刻波形 无波的时候处于状态0 出现第一个上升沿则进入状态1 如果它的最大值小于主跳沿门限 则认为是一个导波 导波幅值下降时刻为状态2 其 后的平稳时刻为状态3 再出现上升波形则进入状态4 如果它的最大值仍然小于主跳 20 沿门限 则认为是一个导波 导波幅值下降时跳回状态2 其后平稳时刻为状态3 再 出现上升波形则进入状态4 如果它的最大值大于主跳沿门限 则认为有一个上跳沿 上跳沿峰值后的下降沿则为状态5 经过这样的状态分割 硬件就可以分辨出波形是否 有导波和连接着导波的上跳沿 这样的状态分割可以很容易地使用状态机实现 状态 000000 初始化和读取基准 值 00 状态 000010 出现导波 跳沿 max1 y1 timeCnt 10 状态 000100 导波后的平稳态 timeCnt uWCnt 10 状态 001000 又一个导波 跳沿 max2Yz1 y1Yz1 y1 Yz1 y1Yz2 读时钟 29 部分由读地址逻辑产生读控制信号和读地址 由读写地址相互比较产生满 空标志 写地址产生 模块 双端口 RAM 空 满标志产生模块 读地址产生 模块 写使能读使能 写入数据读出数据 写地址读地址 写满标志读空标志 图 4 1 异步 FIFO 存储器内部结构示意图 FIFO存储器的接口信号包括异步的写时钟 wclk 和读时钟 rclk 与写时钟同步的写 有效 wine 和写数据 wdata 与读时钟同步的读有效 rine 和读数据 rdata 为了实现正 确的读写和避免FIFO存储器的上溢或下溢 通常还应该给出与读时钟和写时钟 同步的FIFO存储器的空标志 rempty 和满标志 wfull 以禁止读写操作 写地址产 生模块根据写时钟和写有效信号产生递增的写地址 读地址产生模块根据读时钟和读 有效信号产生递增的读地址 FIFO存储器的操作如下 在写时钟wclk的上升沿 当 wine有效时 将wdata写入双端口RAM中写地址对应的位置中 在读时钟rclk的上 升沿 当rine有效时 始终将读地址对应的双端口RAM中的数据物出到读数据总线 上 这样就实现了先进先出的功能 从表面上看设计一个安全可靠的异步FIFO存储器似乎是件并不困难的事情 设计 一个异步FIFO存储器的难点在于生成FIFO存储器的指针及如何可靠地产生FIFO存 储器的满状态和空状态 以防止FIFO存储器上溢 一个有用的数据被新写入的数据覆 盖 和下溢 一个无效的数据被读出 由于FIFO数据是先进先出 数据总是依次写入和读出存储单元 在一组数据写入 后 下一组数据会自动写入与之相邻的存储单元中 读操作也是如此 所以就没有必 要在FIFO存储器的输入输出端口中使用地址线在存储矩阵中寻找 特定 的存储单元 来进行读 写操作 同步的和异步的FIFO存储器都没有地址线 30 同步FIFO存储器的读控制和写控制同属于一个时钟域时 可以利用一个计数器来 记住 读和写的次数 当对FIFO存储器写入一个数据时 就对计数器加一 当从计 数器读取一个数据时 就对计数器减一 当FIFO存储器只进行读操作时 计数器值减 小 当FIFO存储器既不进行读操作也不进行写操作或者同时进行读操作和写操作时 计数器值就保持不变 如果FIFO存储器只进行写操作 计数器值就会增加 当计数器 值为零时 说明读操作和写操作的次数一样多 此时FIFO存储器为空状态 即FIFO 存储器内没有写入数据或者数据全部被读出 当计数器值达到一个预先设定的值时 FIFO存储器为满状态 写入的数据等于FIFO存储器的存储容量 然而 对于异步FIFO存储器来说 这种方法却并不适用 因为读控制和写控制来 自不同的时钟域 这两个时钟域互相是异步的 它们不能同时用来控制计数器 这样 有可能会产生亚稳态 在异步FIFO存储器中 要将读指针和写指针进行比较以决定何 时为满何时为空 对于异步的FIFO存储器 需要使用两个计数器来存放读 写地址 称为 读 写 地 址指针 36 复位时 读 写指针都是指向内存的初始位置 只要第一个数据被写入存储 单元中 写指针就会增加 FIFO存储器的空标志就会复位 空标志为1时有效 FIFO 存储器为空状态 这时读指针仍为零 指向的是存储阵列的第一个单元 下一个读操 作将会使数据输出到端口 同时会使读指针增加一 每进行一次读 写操作 相应的指