思考题与习题6-答案.doc

思考题与习题66-1 完成下列各题：（1）时序逻辑电路的特点是（ ）；（2）描述时序逻辑电路的三组方程是（ ）；（3）米里型时序电路与摩尔型时序电路的区别是（ ）；（4）与非门构成的基本RS触发器的约束条件是（ ）；（5）已知JK触发器的现态为0，欲使其次态为1，则JK激励应为（ ）；（6）构成13进制计数器最少需要用（ ）个触发器，该计数器有（ ）个无效状态；（7）一个5位二进制加法计数器，初始状态为00000，经过201个输入脉冲后，计数器的状态为（ ）；（8）构成7进制变形扭环形计数器，需要用（ ）级触发器，该计数器有（ ）个无效状态。（9）下列说法中，正确的是（ ）；A、时序电路的输出一定与状态有关B、异步时序电路的工作速度比同步时序电路快C、触发器的次态完全由激励输入确定D、扭环形计数器具有自启动特性（10）下列说法中，错误的是（ ）；A、将D触发器的输出端反馈连接到D输入端可构成触发器B、采用5421BCD码的模10计数器最高位可输出对称方波C、两位十进制数BCD计数器需要7个触发器D、移位寄存器也可以做计数器使用解 （1）内含存储器件，存在输出到输入的反馈，电路具有记忆功能；（2）输出方程、激励方程、状态方程；（3）米里型电路的输出表达式与外部输入X有关，而摩尔型电路的输出表达式与外部输入无关；米里型电路的状态表中输出Z与次态列在一起，而摩尔型电路的状态表中输出Z单独列出；米里型电路的状态图中输出Z与输入X一起位于向线旁，而摩尔型电路的状态图中输出Z位于状态圈中。（4）R+S=1；（5）1；（6）4,3；（7）01001；（8）4，9；（9）A；（10）C。6-2 某时序电路的状态表如题6-2表所示，试画出它的状态图，并指出电路的类型。题6-2表 SnXnZn01S0S0S10S1S0S20S2S3S20S3S4S00S4S0S50S5S5S11Sn+1若电路的初始状态是S0，输入序列是11100101，试求对应的状态序列和输出序列。最后一位输入后，电路处于什么状态？解 该电路的状态图如题6-2图解所示，为摩尔型电路。输入序列： 1 1 1 0 0 1 0 1状态序列：S0 S1 S2 S2 S3 S4 S5 S5 S1输出序列： 0 0 0 0 0 1 1 0最后一位输入后电路处于S1状态。00011001101S0/0S1/0S2/0S3/0S4/0S5/11XSi/Z题6-2图解题6-3表RSQ功能说明000110116-3 题图6-3a是或非门构成的基本RS触发器，试根据R、S信号的波形画出Q和的波形，并完成题6-3表。解：输出端Q和的电压波形如题6-3解图所示。完成题6-3表如题6-3解表所示。题6-3解表 功能说明00保持原状态0110置位（置1）1001复位（置0）11禁止输入 6-4 将题64图b所示输入信号波形施加到题6-4图a所示电路上，并设初始状态为0，试画出Q和的波形图。解：电路为同步RS触发器，CP=0时，触发器保持原状态不变； CP=1时，RS=00时Q保持， RS=01时Q=1，RS=10时Q=0。当CP=1且RS=11时，禁止输入，此时Q=1。Q和的波形图，如题64解图所示。6-5 D触发器的输入波形如题6-5图所示，画出对应的Q端波形。设初态Q=0。解 Q端波形如题6-3图解所示。6-6 JK触发器的输入波形如题6-6图所示，画出对应的Q端波形。设初态Q=0。 解 Q端波形如题6-4图解所示。CPD题6-5图JCPK题6-6图Q题6-6解图Q题6-5解图 6-7 将题6-7图所示各信号施加于题6-7图所示D触发器，试画出Q的波形图。解：触发器的Q端波形如题6-7解图所示。 6-8 将题6-8图所示各信号施加于题6-8图所示JK触发器，试画出Q的波形图。解：触发器的Q端波形如题6-8解图所示。6-9 将JK触发器改接成触发器，如果不允许附加任何别的器件，可以有哪些方法？解：触发器特征方程，而JK触发器的特征方程，若将JK触发器改接成触发器且不加别的器件，则、，共四种方法。电路如题6-9解图所示。6-10 设题6-10图所示各触发器Q端的初态都为1，试画出在4个CP脉冲作用下各触发器的Q端波形。(a) (b) (c) 题6-10图CPQQ1K1J C11DC1QQCPCPQQ1TC1解 各触发器的Q端波形分别如题6-10解图a、b、c所示。6-11 首先画出用下降沿触发的D触发器构成的8进制异步行波加法计数器电路，然后将其变模为5进制。解 8进制异步行波加法计数器电路如题6-11解图a所示，其变模为5进制计数器电路题6-11解图b所示。(a)CLK1DQ0Q0C11DQ1Q1C11DQ2Q2C1CLKS1DQ0Q0C1RS1DQ1Q1C1RS1DQ2Q2C1R111&(b)题6-11解图6-12 画出用下降沿触发的T触发器构成的8进制同步减法计数器电路。解 8进制同步减法计数器电路如题6-12解图所示。题6-12解图1TQ0Q0C11TQ1Q1C11TQ2Q2C1&1CLK6-13 已知D触发器构成如题6-13图a所示电路。试写出激励函数D的表达式和输出函数F的表达式，并在题6-13图b中完成F的波形。题6-13解图解：，波形见题6-13图b。6-14 题6-14图是一个串行二进制序列的奇校验电路，其输出Q能指示输入序列中1的奇偶性，试写出触发器的次态方程。若触发器初始状态为0，当输入序列为时，将Q写成的函数，据此说明该电路是如何判别输入序列的奇偶性的；若（高位先行），试画出Q的波形图。 解： JK触发器的激励方程为：，电路中触发器的次态方程为。当输入序列为时，若触发器初始状态为0，则。当输入序列中有奇数个1时，Q1；否则Q=0。奇偶检验是信息传输中的一种简单的差错控制编码，用异或运算容易实现该差错控制系统。若（高位先行），Q的波形图如题6-14解图所示。由波形图可见，在每个时钟上升沿触发后，Q的值是原状态和当前输入值的异或，也是电路以往所有输入值的异或，若已输入的序列中有奇数个1时， Q=1；若已输入的序列中有偶数个1时，Q=0。 6-15 已知电路如题6-15图a所示，试写出触发器的次态方程和输出表达式，根据题6-15图b画出状态和输出波形图。 解：由电路可得、，因此， 。异步端=0时，触发器异步清0，故电路中触发器初态为0，波形图如题6-15解图所示。6-16 写出题6-16图所示电路的激励方程组和次态方程组，列出其状态表，画出其状态图及工作波形(设电路的初始状态为Q1Q0=00)，指出其逻辑功能。题6-16图CLKX1TCLKXQ11T =1Q0Q1Q0C1C11 题6-16解表 XnQ1n Q0n01000111011000101101110010 Q1n+1 Q0n+1解 状态表如题6-16解表所示，状态图及工作波形如题6-16解图所示。逻辑功能：模4可逆同步计数器。当X=0时，为模4加法计数器；当X=1时，为模4减法计数器。图6-16解图0Xn1111 00 000011110CLKXQ1Q0Q1Q06-17 题6-17图所示电路是1101序列的不可重叠序列检测器，试按照例6-2的步骤分析该电路，说明两种序列检测器在状态图、状态表和波形图上的不同之处。 解： 电路是同步时序电路，按照同步时序电路的分析步骤进行分析。 写出激励表达式、次态表达式和输出表达式：，；， 根据表达式求出状态表，如题617解表所示。题617解表 010000/001/00100/011/01000/000/11110/011/0 根据状态表画出状态图，如题617解图a所示。 画出波形图。设输入序列为1011011011101（高位先行），电路初始状态为00，可以画出触发器状态Q0、Q1和输出Z的波形，如617解图b所示。 说明电路的逻辑功能：由波形图可以看出，当检测到序列1101时输出Z=1，且检测到的1101的最后一个1不可作为新序列的第一个1，因此电路为不可重叠“1101”序列检测器，且输出信号Z是米里型输出。而教材例62电路的状态图、状态表和波形图显示当检测到序列1101时输出Z=1，且检测到的1101的最后一个1可作为新序列的第一个1，因此教材例62电路为可重叠“1101”序列检测器。6-18 题6-18图是一个双模计数器：X=0时，模4；X=1时，模3。试按照同步时序电路分析步骤，对该电路进行分析，写出触发器的次态表达式，求出电路的状态表（图），分别指出状态图中模3和模4计数循环的状态编码。指出电路存在的一种无效状态转换关系，说明其原因。若要给该电路设置满量（进位）输出端Z，试写出Z的表达式。解： 激励函数表达式：，；，将激励函数代入触发器次态方程，求出两个次态表达式： 求出状态表，如题6-18解表所示。根据状态表画出状态图，如题6-18解图所示。 由状态图可以看出，X=0时，电路是模4加法计数器，编码为00011011；X=1时，电路是模3加法计数器，编码为000110，状态=11为多余状态且次态为00，电路能够自启动。 若设置进位输出Z，当为011或110时进位输出Z=1，则。题618 解表 01000101011010101100110000 6-19 试用7493构成模12计数器，画出电路图和全状态图，说明该电路的有效状态数和无效状态数、稳态数和暂态数及自启动情况。解：首先CLK接CPA，QA接CPB，构成4位16进制行波计数器；再异步复位变模，选择状态M=(12)10=(1100)2，取QDQC=11部分译码， QD、QC分别接R01、R02。用7493构成的模12进制计数器的电路图和状态图分别如题6-19解图 a、b所示。由状态图可以看出，电路中有12个有效状态（稳定状态，计数状态）： 00001011，4个无效状态：11001111（都是暂态）。该电路能够自启动。6-20 题图6-20是7493级联构成的计数器电路，试写出该电路复位信号表达式，说明该计数器的模和计数范围，该电路有多少个计数状态？多少个稳定状态？多少个暂态？若要给该计数器添加满量（进位）输出端CO，试写出CO的表达式。解：电路中两片7493级联，构成的状态为，两片7493的 ，那么状态=(10101010)2=(170)10时，两片7493异步复位，故电路构成的计数器的模M=170，计数范围为0169。电路有170个计数状态；多余状态256-170=86个，其中16个状态是引起异步复位的暂态，其余86-16=70个状态是多余稳态。所以，稳定状态共170+70=240个。当状态值为169时计数器满量，即当状态=10101001时，有进位输出，若采用部分译码，输出。6-21 分别用74161和74163构成8421BCD加法计数器，要求具有进位输出，且每种计数器要求分别使用清0和置数方法变模，最后画出全状态图。解 8421BCD加法计数器及全状态图如题6-21解图所示。1174163COCLRCPPT QD QC QB QALDD C B ACLK1&0000000100100011010010011000011101100101101010111100110111111110（c）74163清0方式11741613COCLRCPPT QD QC QB QALDD C B ACLK1&00000001001000110100100110000111011001011010101111001101111101111010（a）74161清0方式0000000100100011010010011000011101100101101010111100110111111110（b）74161置数方式0 0 0 01174161COCLRCPPT QD QC QB QALDD C B ACLK1&0000000100100011010010011000011101100101101010111100110111111110（d）74163置数方式0 0 0 01174163COCLRCPPT QD QC QB QALDD C B ACLK1&题6-21解图6-22 直接用74161构成215进制计数器，要求分别采用清0和置数归0法变模，且具有进位输出。 解 215=1613+7。采用清0法变模，遇（11010111）2异步清0；采用置数归0法变模，遇（11010110）2同步置0；电路分别如题6-22解图a、b所示。（a）清0法 1174163COCLRCPPT QD QC QB QALDD C B ACLK74163COCLRCPPT QD QC QB QALDD C B A111& （b）置数归0法题6-22解图 1174163COCLRCPPT QD QC QB QALDD C B ACLK74163COCLRCPPT QD QC QB QALDD C B A111& 0000 00006-23 题6-23图是74163构成的同步计数器，试说明该电路采用了什么变模方式？画出电路的计数循环状态图，说明计数器的模和编码。进一步画出多余状态的转换关系，确定电路的自启动特性。解：电路采用同步置数与同步复位进行变模。计数器模为10，是5421BCD编码，电路可以自启动。电路计数循环状态图以及多余状态的转换关系如题6-23解图所示。6-24 题6-24图是74163采用异步级联构成的计数器，试说明该电路芯片间进位的原理，该计数器的模是多少？若要求模为100，则二进制预置数应该为什么值？解：同步计数器74163芯片间的级联通常采用同步级联，但74163芯片间也可以采用异步级联方式，如本题电路所示：将电路中低位芯片74163（1）的进位输出CO端接高位芯片74163（2）的时钟输入CP端。需要注意进位时刻，由于低位芯片在1110转换为1111时，CO端会出现上升沿（满量出1），而74163芯片是上升沿触发，若直接将CO接高位芯片的CP，会出现提前进位的现象，所以电路中将低位芯片CO取反后接高位CP，确保低位芯片从1111回到0000时，高位芯片被触发计数器值加1。当两片CO端均为1（即计数值为1111 1111）时，与非识别门输出0，下一个时钟上升沿后，两片74163状态同步置Y，因此计数器模M=256Y。若要求M=100，则预置数为Y=256-100=(156)10=(10011100)2。6-25 74160是异步复位、同步预置的8421码加法计数器，逻辑符号与74163一样。试用两片74160同步级联构成模100计数器，并用异步复位法将其改造成可以用作钟表里的分、秒计时的模60计数器，个位计数09，十位计数05，均用8421BCD码表示。说明采用异步复位法变模应选什么状态？实际选择了什么状态？为什么这样选择？解：采用异步复位法变模时，应选状态M异步清零，本题M=(60)10=(0110 0000)8421BCD，采用部分译码选择状态可以简化译码电路，实际选择高位芯片的状态，即，电路如题6-25解图所示。图中74160状态输出通过译码器7448在七段显示器显示，其中低位芯片74160（1）构成模100计数器的个位，高位芯片74160（2）构成模100计数器的十位。 电路共有100个状态，其中有效的计数状态（稳态）是60个（计数值为059）；40个无效状态中，符合复位条件的暂态有25个（100个状态的1/4），稳态15个。若电路处于有效计数循环中，在时钟作用下正常加法计数，当计数值为60时，立即（异步）复位。若电路处于无效状态中的暂态，立即（异步）复位，回到全0状态，电路进入有效计数循环。若电路处于无效状态中的稳态（如（1000 0000) 8421BCD =（80)10），电路按照模100加法计数，直到高位芯片时异步复位，所以该电路能够自启动。 6-26试用74163构造一个10分频电路，要求分频输出为方波（占空比50），画出电路图，画出10个以上脉冲输入和分频输出信号波形图。解：构造10分频电路，要使用模10计数器。要使分频信号的占空比为50%，应采用5421BCD或余3码计数器。使用74163构成余3码计数器更方便，电路图、波形图分别如题6-26解图a、b所示。由波形图可见，最高位输出fQD为输入脉冲fCLK的10分频，且QD的占空比为50%。 6-27 题6-27图是一个可编程基准频率发生器（也叫时标电路），试分析该电路的工作原理，列表说明选频信号S2S1S0和输出频率的关系；设输入信号的频率为64kHz，若要获得1kHz基准频率，选频信号应如何设置？题627解表 000001010011100101110111解：两片74161级联构成8位二进制计数器，接到74151 D0D7的8个计数输出分别是fi的21分频28分频。8个分频信号经74151选择输出，选频信号S2S1S0和输出信号的关系如题627解表所示。当时，需要，则分频比应为，所以选频信号。题628解表Z000100110101011010011011101116-28 试用74163设计一个“11101” 序列发生器，画出电路图。解：计数器用于序列发生器的典型方法是，首先根据序列长度n构造M=n的计数器，再用n个计数状态依次选择序列码输出（常用MUX实现选择）。74163同步复位法变模为M=5，选状态(M1)=(4)10=(100)2，电路采用部分译码即。74151以计数值000100为地址，选取D0D4依次输出，所以D0D1D2 D3D4=11101，D5D7取值随意，可取D5D6D7=000，电路如题6-28解图a所示。列出74151实现函数Z逻辑功能的真值表，如题6-28解表所示。通过题6-28解图b所示卡诺图化简得到最简表达式，因此也可用与非门取代74151来实现输出序列信号Z，电路如题6-28解图c所示。6-29 题6-29图是74161和4位二进制数据比较器7485组成的计数分频电路。（1）画出其全状态图，指出该计数器的模值。（2）若将非门输出改接，电路为多少分频？解：（1）如图，当74161状态值为1101时，比较器7485的A=B端输出1。此信号经过反向器送74161的同步置数端，到下一个时钟到来时将的数据0100置入计数器，由此继续计数。因此，该计数器稳定工作后，计数器状态为01001101，计数器模数为10，其状态图如题6-29解图所示。0111001100101100100010001101001011010100110101101011011000100011011000110111010111100001000001101100010010110000101000题6-29解图（2）若将非门输出改接，74161状态值为1101时，74161的异步清零端为零，74161立即异步清零（1101是暂态）。计数器稳定工作后，计数器状态为00001100，计数器模数为13。6-30 用74163和四选一数据选择器构成1110010010序列产生器。 解 序列周期为10，因此首先需要用1片74163设计一个10进制计数器。又因为要求使用四选一数据选择器来产生序列，因此必须用四选一数据选择器来实现1个4输入逻辑函数，该逻辑函数的输入即为74163的输出变量QDQCQBQA，该逻辑函数的输出即为所要求的输出序列。 QBQAQDQC000111000110101010011FFFF1010FF（a）（a）（b）74163COCLRCPPT QD QC QB QALDD C B A1110D3 D2 D1 D0 MUX YA1 A0Z11&题6-30解图利用题6-30解