基于fpga的四选一数据选择器和一位全加器的设计.doc_第1页
基于fpga的四选一数据选择器和一位全加器的设计.doc_第2页
基于fpga的四选一数据选择器和一位全加器的设计.doc_第3页
基于fpga的四选一数据选择器和一位全加器的设计.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

ENTITY mux21 ISPORT(A,B,S : IN BIT; Y : OUT BIT);END ENTITY mux21;ARCHITECTURE one OF mux21 ISBEGINY = A WHEN S= 0 ELSE B;END ARCHITECTURE one;ENTITY xor2 ISport(a,b : in bit; c : out BIT);end entity xor2;ARCHITECTURE one OF xor2 ISbeginc A,B=B,S=S1,Y=e);u2 : mux21 PORT MAP(A=C,B=D,S=S2,Y=f);u3 : xor2 PORT MAP(a=S1,b=S2,c=d1);u4 : mux21 PORT MAP(A=e,B=f,S=d1,Y=Y);END ARCHITECTURE ons;（四选一）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY h_adder ISPORT(A,B : IN STD_LOGIC; CO,SO : OUT STD_LOGIC);END ENTITY h_adder;ARCHITECTURE fh1 OF h_adder ISBEGINSO = NOT(A XOR (NOT B);CO = A AND B;END ARCHITECTURE fh1;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY or2a ISPORT(a,b : IN STD_LOGIC; c : OUT STD_LOGIC);END ENTITY or2a;ARCHITECTURE one OF or2a ISBEGINc ain, B=bin, CO=d, SO=e);u2 : h_adder PORT MAP(A=e, B=cin, CO=f, SO=sum);u3 : or2a PORT MAP(a=d, b=f, c=cou
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论