江苏科技大学电子信息学院.doc

I 交通灯智能控制设计 摘要摘要 本文首先介绍了交通灯的发展历史 微型计算机的发展历史以及微机在各个领域 的运用 接着主要对微机 8086 芯片及 8255 可编程并行 I O 接口芯片的功能和工作原 理做了比较详细的介绍 然后以这些芯片为中心器件来设计交通灯控制系统 实现了 对红绿灯的燃亮和红绿灯燃亮时间的控制 显示时间通过 8255 输出 由双色 LED 灯显 示 本系统系统实用性强 操作简单 关键词 微机 交通灯 控制 II ABSTRACT The paper introduce the history of the traffic lights the development of the microprocessor and the use of the microprocessor And then have a detail discussion on chip 8086 programming parallel interface I O chip 8255 and the theory of the working All the chips which mentioned before are central device to design controller to control traffic lights Show time is directly exported through of 8255 Display used double color LED The practicality of the system is strong and the operating of the system is simple Keywords microprocessor traffic lights controler III 目录目录 第一章 绪论 1 1 1 交通灯的发展 1 1 2 课题的提出 1 第二章 微型计算机概述 2 2 1 微型计算机的发展 2 2 2 计算机的发展趋势 3 2 3 汇编语言 3 2 3 1 汇编语言程序结构 3 第三章 芯片的选择与介绍 5 3 1 微机 8086 系统 5 3 1 1 8086 系统的内部结构 5 3 1 2 8086 的寄存器结构 7 3 2 8086 的引脚信号及工作模式 10 3 2 1 8086 的引脚及其功能 11 3 3 8255 芯片简介 15 3 3 1 8255A 的引脚与结构 15 3 3 2 8255A 的工作方式与控制字 17 3 3 3 各种工作方式的功能 18 3 4 LED 数码管简介 18 第四章 交通灯系统设计 19 4 1 交通管理的方案论证 19 4 4 1 设计方案 19 4 2 8255 模块介绍 20 IV 4 2 1 8255 并行接口原理图 20 4 2 2 8255 使用原理分析 20 4 3 双色数码管显示模块 22 4 3 1 双色数码管显示模块原理图 22 4 3 2 原理分析 22 4 4 译码电路 24 4 4 1 硬件连线图 24 4 4 2 GAL 的输出 24 4 5 硬件线路连接 25 4 6 程序设计 27 4 6 1 系统程序框图 27 4 6 2 简要程序编写 28 总结与展望 30 致谢 31 参考文献 32 附录 33 附录一 程序清单 33 附录二 外文文献 39 附录三 外文文献翻译 51 1 第一章第一章 绪论绪论 1 1 交通灯的发展交通灯的发展 在今天 红绿灯安装在各个道口上 已经成为疏导交通车辆最常见和最有效的手 段 但这一技术在 19 世纪就已出现了 1858 年 在英国伦敦主要街头安装了以燃煤气为光源的红 蓝两色的机械扳手式 信号灯 用以指挥马车通行 这是世界上最早的交通信号灯 1868 年 英国机械工程 师纳伊特在伦敦威斯敏斯特区的议会大厦前的广场上 安装了世界上最早的煤气红绿 灯 它由红绿两种以旋转式方形玻璃提灯组成 红色表示 停止 绿色表示 注意 1869 年 1 月 2 日 煤气灯爆炸 使警察受伤 遂被取消 1914 年 电气启动的红绿灯出现在美国 这种红绿灯由红绿黄三色圆形的投光器 组成 安装在纽约市 5 号大街的一座高塔上 红灯亮表示 停止 绿灯亮表示 通行 1918 年 又出现了带控制的红绿灯和红外线红绿灯 带控制的红绿灯 一种是把 压力探测器安在地下 车辆一接近红灯便变为绿灯 另一种是用扩音器来启动红绿灯 司机遇红灯时按一下嗽叭 就使红灯变为绿灯 红外线红绿灯当行人踏上对压力敏感 的路面时 它就能察觉到有人要过马路 红外光束能把信号灯的红灯延长一段时间 推迟汽车放行 以免发生交通事故 信号灯的出现 使交通得以有效管制 对于疏导交通流量 提高道路通行能力 减少交通事故有明显效果 1968 年 联合国 道路交通和道路标志信号协定 对各种 信号灯的含义作了规定 绿灯是通行信号 面对绿灯的车辆可以直行 左转弯和右转 弯 除非另一种标志禁止某一种转向 左右转弯车辆都必须让合法地正在路口内行驶 的车辆和过人行横道的行人优先通行 红灯是禁行信号 面对红灯的车辆必须在交叉 路口的停车线后停车 黄灯是警告信号 面对黄灯的车辆不能越过停车线 但车辆已 十分接近停车线而不能安全停车时可以进入交叉路口 当前 在世界范围内 一个以微电子技术 计算机和通信技术为先导的 以信息 技术和信息产业为中心的信息革命方兴未艾 而计算机技术怎样与实际应用更有效的 结合并有效的发挥其作用是科学界最热门的话题 也是当今计算机应用中空前活跃的 领域 本文主要从微机的应用上来实现十字路口交通灯智能化的管理 用以控制过往 车辆的正常运作 1 2 课题的提出课题的提出 随着社会经济的发展 马路上的车流量越来越大 很多时候会出现严重的拥堵 为了改善这种情况 我们就必须对交通灯系统进行改进 使它具有高度的智能化 使 车水马龙能有条不紊的穿梭于马路上 本文利用微处理器实现了对交通灯的智能控制 包括对不同颜色交通灯的燃亮以 及燃亮时间的控制 充分显示了交通灯系统的智能化对于车流控制的重要性 2 第二章第二章 微型计算机概述微型计算机概述 2 1 微型计算机的发展微型计算机的发展 第一阶段 1971 1973 典型的微型机以 Intel 4004 和 Intel 4040 为基础 微 处理器和存储器采用 PMOS 工艺 工作速度很慢 微处理器的指令系统不完整 存储器 的容量很小 只有几百字节 没有操作系统 只有汇编语言 主要用于工业仪表 过 程控制或计算器中 第二阶段 1974 1977 以 8 位微处理器为基础 典型的微处理器有 Intel 8080 8085 Zilog 公司的 Z80 及 Motorola 公司的 6800 微处理器采用高密度 MOS HMOS 工艺 具有较完整的指令系统和较强的功能 存储器容量达 64KB 配有荧 光屏显示器 键盘 软盘驱动器等设备 构成了独立的台式计算机 配有简单的操作 系统 如 CP M 和高级语言 第三阶段 1978 1981 以 16 位和准 32 位微处理器为基础 如 Intel 公司的 8086 Motorola 的 68000 和 Zilog 的 Z8000 微处理器采用短沟道高性能 NMOS 工艺 在体系结构方面吸纳了传统小型机甚至大型机的设计思想 如虚拟存储和存储保护 第四阶段 20 世纪 80 年代 80 年代初 IBM 公司推出开放式的 IBM PC 这是 微型机发展史上的一个重要里程碑 IBM PC 采用 Intel 80 x86 当时为 8086 8088 80286 80386 微处理器和 Microsoft 公司的 MS DOS 操作系统并公布了 IBM PC 的总线设计 第五阶段 20 世纪 90 年代开始 RISC 精简指令集计算机 技术的问世使微型 机的体系结构发生了重大变革 几十年来 随着物理元 器件的变化 不仅计算机主机经历了更新换代 它的外 部设备也在不断地变革 比如外存储器 由最初的阴极射线显示管发展到磁芯 磁鼓 以后又发展为目前通用的磁盘 近几年出现了体积更小 容量更大 速度更快的只读 光盘 CD ROM 微型计算机的发展 70 年代以来 微型计算机的发展尤为迅速 几乎令人目不暇接 以采用 Intel 微 处理器芯片的微机主流机型的发展为例 1971 年 Intel 公司推出 4 位微处理器芯片 4004 及 4040 1974 年出现采用 8 位微处理器芯片 8080 的微机 1979 年电脑巨人 IBM 公司介入微机行业 开发出采用准 16 位 8088 芯片的 IBM PC 兼容机 该系列微机不 断地推陈出新 1982 年推出采用 16 位微处理器芯片 80286 的微机 1989 年推出 80486 微机 1993 年 80586 又问世了 出于专利保护的考虑 不再称 8058 命名为 Pentium 简称 P5 中文名 奔腾 Pentium 芯片集成了 310 万个晶体管 使用 64 位的数据总线 由于更新换代迅速 微机型号的生存周期也越来越短 据统计 自 1982 年以来 微机性能指标平均每一年半提高一倍 目前的微机性能指标已达到 1982 年时的 200 倍 1970 年时的 3000 倍 而成本和价格则大幅度地降低了 计算机网络的发展 近年来 计算机网络也得到持续不断的发展 并可大致分为四个阶段 1 远程终端联机阶段 2 由大型主机利用通信线连接多个远程终端 组成联机系统 微型计算机网络得到广泛的应用和发展 出现了局域网 LAN 城域网 MAN 和 广域网 WAN 3 3 计算机网络互连阶段 根据国际标准化组织 ISO 公布的开放系统互连模型 OSI 实现了网络间的互 连 并产生了综合业务数字网 ISDN 及无线通讯的卫星网 4 信息高速公路阶段 将把所有的计算机资源都用高速通信网连接起来 实现最大范围的信息资源共享 2 2 计算机的发展趋势计算机的发展趋势 当前计算机发展的趋势是由大到巨 追求高速度 高容量 高性能 由小到微 追求微型化 包括台式 便携式 笔记本式乃至掌上型 使用方便 价格低廉 网 络化 智能化 同时 现代计算机在许多技术领域都取得了极大的进步 比如多媒体 技术 计算机网络 面向对象的技术 并行处理技术 人工智能 不污染环境并节约 能源的 绿色计算机 等 许多新技术 新材料也开始应用于计算机 比如超导技术 光盘等 但毕竟还没有出现第五代计算机 日本于 1981 年宣布了雄心勃勃的研制五代 机的计划 至今未能实现并搁浅了 至于什么是第五代计算机也尚无定论 但突破迄 今一直沿用的冯 诺依曼原理是必然趋势 前四代计算机是按构成电子计算机的主要 元器件的变革划分的 第五代计算机可能是采用激光元器件和光导纤维的光计算机 也可能不是按元器件的变革作为更新换代的标志 而是按其功能的革命性突破作为标 志 比如是能够处理知识和推理的人工智能计算机 甚至可能发展到以人类大脑和神 经元处理信息的原理为基础的生物计算机等 总之 计算机的发展仍然是方兴未艾 其发展前景是极其广阔而诱人的 新观点划分阶段 目前 国内外的许多专家又对计算机发展的历史作了进一步的总结归纳 把计算 机的发展粗略地划分为三个阶段 把从产生第一台机械式计算机至 1946 年第一台电子 计算机 ENIAC 诞生以前称为近代计算机阶段 即机械式和机电式计算机阶段 将 ENIAC 问世以后传统大 中型机占主导地位的时期 按物理器件的变比划分为四代 称为传 统大型机阶段 将微型计算机和计算机网络崛起后计算机与通信结合的时期 称为微 机与网络阶段 2 3 汇编语言汇编语言 指令系统中的指令 在计算机内存中 都是以二进制编码的形式存储的 这种编码称 为机器码 或者称为机器指令 在程序运行时 指令由内存读入 cpu 然后译码 执行 只有 内存中的机器码 计算机才能执行 现在 可以用指令助记符和表示地址或数据等的各 种符号 按照规定的格式 来编制程序 这样的程序 称为汇编语言程序 这些表示指令 地址 数据等的符号以及有关规定 是计算机进行 思想 的工具 亦即计算机汇编语 言 汇编语言源程序经过汇编程序的语法检查和翻译 形成二进制代码表示的目的码文 件 如果源程序中有语法错误 汇编程序会指出错误的类型和出错所在的语句 以便用 户重新进行编辑修改 再形成新的源程序 源文件和有其生成的目的码文件可以是一个 或者是几个 2 3 1 汇编语言程序结构汇编语言程序结构 汇编语言源程序通常由一个或几个程序模块组成 每个模块包括数据段 堆栈段和 若干个代码段 有时程序中可以不设堆栈段 而利用系统中已设定的堆栈段 代码段中有 4 若干个过程 过程又称子程序 过程中的语句分为两类 两类是指示性语句 另一类是 指示性语句 指示性语句是计算机能执行的指令 而指示性语句 计算机并不能执行 汇编时 依据指示性语句的规定 汇编程序对源程序进行相应的处理操作 进行诸如定 义数据 分配存储区 指示程序开始和结束等服务性工作 以减轻编程员的负担 指 示性语句又成伪指令 这里 用等式表示程序和过程的结果内容 程序 块 数据段 堆栈段 代码段 过程 1 过程 2 快 过程 指示性语句 指令性语句 指示性语句的格式如下 名字 伪指令 操作数 注释 例如 SUM PROC FAR 定义一个过程 SUM ENDP 过程定义结束 指令性语句的格式为 标号 前缀 指令助记符 操作数 注释 例如 LP1 MOV BX OFFSET DAREA DAREA 的地址送 BX 语句中名字和符号 又称为符标识符 是程序员自己确定的 它不允许与指令助记符或 伪指令同名 也不允许有数字打头 字符个数不得超过 31 个 5 第三章第三章 芯片的选择与介绍芯片的选择与介绍 3 1 微机微机 8086 系统系统 3 1 1 8086 系统的内部结构系统的内部结构 8086 的功能结构如图 3 1 所示 图 3 1 1 总线接口部件 BIU BIU 是 CPU 与外部存储器及 I O 的接口 负责与存储器和 I 0 系统进行数据交换 BIU 由下列各部分组成 4 个 16 位段地址寄存器 即代码段寄存器 CS 数据段寄存器 DS 附加段寄存器 ES 和堆栈段寄存器 SS 它们分别用于存放当前代码段 数据段 附加段和堆栈段的段 基址 段基址表示 20 位段起始地址的高 16 位 段起始地址的低 4 位固定是 0 16 位指令指针 IP IP 用于存放下一条要执行指令的有效地址 EA 即偏移地址 IP 的内容由 BIU 自动修改 通常是进行加 1 修改 当执行转移指令 调用指令时 BIU 装 入 IP 中的是转移目的地址 偏移地址表示离段起始地址之间的距离 用字节数表示 如偏移地址 0064H 表示 该地址距离段起始地址有 100 个字节 偏移地址为 0 就表示该地址为段起始地址 由段基址 段寄存器的内容 和偏移地址两部分构成了存储器的逻辑地址 如 6 CS IP 3000 2000H CS IP 0200 1020H 等 都是逻辑地址 20 位物理地址加法器 加法器用于将逻辑地址变换成读 写存储器所需的 20 位物 理地址 即完成地址加法操作 方法是将某一段寄存器的内容 代表段基址 左移 4 位 相当乘 16 再加上 16 位偏移地址以形成 20 位物理地址 6 字节的指令队列 当执行单元 EU 正在执行指令中 且不需要占用总线时 BIU 会自动进行预取下一条或几条指令的操作 并按先后次序存入指令队列中排队 由 EU 按顺序取来执行 总线控制逻辑 总线控制逻辑用于产生并发出总线控制信号 以实现对存储器和 IO 端口的读 写控制 它将 CPU 的内部总线与 16 位的外部总线相连 是 CPU 与外部打 交道 读 写操作 必不可少的路径 2 执行部件 EU 执行部件 EU 的功能就是负责指令的执行 由图 3 1 可知 EU 包括下列几个部分 算术逻辑单元 ALU ALU 完成 16 位或 8 位的二进制数的算术逻辑运算 绝大部分 指令的执行都由 ALU 完成 在运算时数据先传送至 16 位的暂存寄存器中 经 ALU 处理 后 运算结果可通过内部总线送入通用寄存器或由 BIU 存入存储器 标志寄存器 FR 它用来反映 CPU 最近一次运算结果的状态特征或存放控制标志 FR 为 16 位 其中 7 位未用 通用寄存器组 它包括 4 个数据寄存器 AX BX CX DX 其中 AX 又称累加器 4 个专用寄存器 即基址指示器 BP 堆栈指示器 SP 源变址寄存器 SI 和目的变址寄存 器 DI EU 控制器 它接收从 BIU 中指令队列取来的指令 经过指令译码形成各种定时控 制信号 向 EU 内各功能部件发送相应的控制命令 以完成每条指令所规定的操作 3 BIU 和 EU 的动作管理 BIU 和 EU 并不是同步工作的 但是两者的动作管理是有原则的 BIU 从内存取指令 并送到指令队列 取指令时的地址由代码段寄存器 CS 中的 16 位段基址的最低位后补 4 个 0 再与指令指针 IP 中的 16 位偏移地址在地址加法器中相 加得到 20 位物理地址 然后通过总线控制逻辑发出存储器读命令 从而 RD 启动存储 器 从存储器中取出指令并送入指令队列供 EU 执行 BIU 必须保证指令队列始终有指令可供执行 指令队列允许预取指令代码 当指令 队列有 2 个字节的空余时 BIU 将自动取指令到指令队列 EU 是直接从 BIU 的指令队 列中取指令执行 由于指令队列中至少有一个字节的指令 EU 就不必因取指令而等待 在 EU 执行指令过程中需要取操作数或存结果时 先向 BIU 发出请求 并提供操作 数的有效地址 BIU 将根据 EU 的请求和提供的有效地址 形成 20 位的物理地址并执行 一个总线周期去访问存储器或 I O 端口 从指定存储单元或 I O 端口取出操作数送 交 EU 使用或将结果存入指定的存储单元或 I O 端口 如果 BIU 已准备好取指令但同 时又收到 EU 的申请 则 BIU 先完成取指令的操作 然后进行操作数的读写 当 EU 执行转移 调用和返回指令时 BIU 先自动清除指令队列 再按 EU 提供的新 地址取指令 BIU 新取得的第一条指令将直接送到 EU 中去执行 然后 BIU 将随后取 得的指令重新填入指令队列 早期的微处理器中 程序的执行是由取指和执行指令交替进行的 取指期间 CPU 必须等待 如图 3 2 a 所示 指令的提取和执行是串行进行的 在 8086 中 由于 EU 和 BIU 两部分是按流水线方式并行工作的 在 EU 执行指令的 7 过程中 BIU 可以取出多条指令 放进指令流队列中排队 EU 仅仅从 BIU 中的指令队 列中不断地取指令并执行指令 因而省去了访问内存取指令的时间 加快了程序运行 速度 这也正是 8086CPU 成功的原因之一 它的执行过程如图 3 2 b 所示 取指令 和执行指令由两套不同的机构同时进行 3 1 2 8086 的寄存器结构的寄存器结构 8086CPU 的寄存器结构如图 3 3 所示 8086CPU 内部有 14 个 16 位寄存器 可以分 为以下三组 1 通用寄存器组 通用寄存器可以分为两组 数据寄存器和地址指针与变址寄存器 1 数据寄存器 数据寄存器包括 AX BX CX DX 等 4 个 16 位寄存器 主要用来保存算术 逻辑 运算的操作数 中间结果和地址 它们既可以作为 16 位寄存器使用 也可以将每个寄 存器高字节和低字节分开作为两个独立的 8 位寄存器使用 而 8 位寄存器 AL BL CL DL AH BH CH DH 只能用于存放数据 2 地址指针和变址寄存器 地址指针和变址寄存器组包括 SP BP SI 和 DI 等 4 个 16 位寄存器 它们主要是 8 用来存放或指示操作数的偏移地址 堆栈指针 SP 中存放的是当前堆栈段中栈顶的偏移地址 堆栈操作指令 PUSH 和 POP 就是从 SP 中得到操作数的段内偏移地址的 BP 是访问堆栈时的基址寄存器 BP 中存放的是堆栈中某一存储单元的偏移地址 SP BP 通常和 SS 联用 SI 和 DI 称为变址寄存器 它们通常与 DS 联用 为程序访问当前数据段提供操作 数的段内偏移地址 SI 和 DI 除作为一般的变址寄存器外 在串操作指令中 SI 规定用 作存放源操作数 即源串 的偏移地址 称为源变址寄存器 DI 规定用作存放目的操作 数 目的串 的偏移地址 故称之为目的变址寄存器 二者不能混用 由于串操作指令 规定源字符串必须位于当前数据段 DS 中 目的串必须位于附加段 ES 中 所以 SI 和 DI 中的内容分别是当前数据段和当前附加段中某一存储单元的偏移地址 当 SI DI 和 BP 不作指示器和变址寄存器使用时 也可将它们当作一般数据寄存器 使用 存放操作数或运算结果 以上 8 个 16 位通用寄存器在一般情况下都具有通用性 但是 为了缩短指令代码 的长度 某些通用寄存器又规定了专门的用途 例如 在字符串处理指令中约定必须 用 CX 作为计数器存放串的长度 这样 在指令中就不必给出 CX 寄存器名 缩短了指 令长度 简化了指令的书写形式 这种使用方法称为 隐含寻址 隐含寻址实际上就 是在指令中隐含地使用了一些通用寄存器 而这些通用寄存器不直接在指令中表现出 来 表 3 1 8086CPU 中通用寄存器的特殊用途和隐含性质 在输入输出指令中作数据寄存器不能隐含 AX AL乘法指令中存放被乘数和乘积 除法指令中存放被除 数和商 隐含 在 LAHF 指令中 作目标寄存器用隐含 AH 在十进制运算指令中作累加器用隐含 AL在 XLAT 指令中作累加器用隐含 在间接寻址中作基址寄存器用不能隐含 BX 在 XLAT 中作基址寄存器用 隐含 CX在串操作指令和 LOOP 指令中作计数器用隐含 CL在移位 循环移位指令中作移位次数计数器用 不能隐含 在字乘法 除法指令中存放乘积高位或被除数高位或 余数 隐含 DX 在间接寻址的输入输出指令中作地址寄存器用 不能隐含 在字符串运算指令中作源变址寄存器用 隐含 SI 在间接寻址中作变址寄存器用 不能隐含 在字符串运算指令中作目的寄存器用 隐含 DI 在间接寻址中作变址寄存器用 不能隐含 BP在间接寻址中作基址指针用 不能隐含 SP在堆栈操作中作堆栈指针用 隐含 2 段寄存器组 8086CPU 可直接寻址 lMB 的内存空间 直接寻址时需要 20 位地址码 而所有的内 部寄存器 包括段寄存器 都是 16 位的 用它们作地址寄存器 只能直接寻址 64KB 单元 因此 在 8086CPU 中采用了存储空间分段技术来解决这一矛盾 将 lMB 的存储 空间分成若干个逻辑段 每段最大长度为 64KB 这些逻辑段可在整个 lMB 存储空间内 浮动 但是段的起始地址必须能被 16 整除 这样对于 20 位的段起始地址 其低 4 位 为 0 可暂时先忽略 而只有高 16 位是有效数字 可存放于 16 位的寄存器中 在形成 9 20 位物理地址时 段寄存器中的 16 位数会自动左移 4 位 然后与 16 位偏移量相加 如图 3 4 所示 在形成物理地址时 究竟是取哪一个段寄存器的内容做段基址 这取决于 CPU 做何 操作 对于取指操作 是将当前 CS 中的内容左移 4 位 相当乘 16 再加上 IP 的内容 形 成 20 位指令地址 对于存取数据操作 是将当前数据段寄存器 DS 中的段基址左移 4 位 再与 16 位偏移地址 EA 相加 形成 20 位的物理地址 对于压栈和弹栈操作 是将 当前堆栈段寄存器 SS 中的段基址左移 4 位 再与 SP 相加 形成 20 位的物理地址 在 对目的串操作时 是以当前附加段寄存器 ES 中的段基址左移 4 位 再与 DI 相加以形 成 20 位的物理地址 上述各种操作所选取的段寄存器称为基本段约定 除了基本段约定之外 8086 还 允许部分改变基本段约定 如存取数据的基本段为数据段 但可以临时改变为代码段 或附加段 或堆栈段 即数据不仅可在数据段 还可在代码段 附加段和堆栈段中 这种情况称为段超越 8086 的基本段约定和允许的段超越如表 3 2 所示 表中的 无 表示不允许修改 表 3 2 8086 的基本段约定和允许的段超越 CPU 执行的操作基本段约定允许修改的段偏移地址 取指令 CS 无 IP 压栈 弹栈 SS 无 SP 源串 DSCS ES SSSI 目的串 ES 无 DI 通用数据读写 DSCS ES SS 有效地址 EA BP 作间址寄存器 SSCS DS ES 有效地址 EA 3 控制寄存器 1 指令指针 IP 在总线接口部件 BIU 中设置了一个 16 位的指令指针寄存器 IP 其作用是用来存放 将要执行的下一条指令在现行代码段中的偏移地址 程序运行中 IP 的内容由 BIU 自 10 动修改 使 IP 始终指向下一条将要执行的指令地址 因此 IP 实际上起着控制指令流 的执行流程 是一个十分重要的控制寄存器 正常情况下 程序是不能直接访问 修改 IP 的内容的 但当需要改变程序执行顺序时 如遇到中断指令或调用指令时 IP 中的 内容将被自动修改 2 标志寄存器 FR 标志寄存器 FR 也称程序状态字寄存器 简写为 PSW 用来存放指令执行结果特征 8086CPU 中设置了一个 16 位标志寄存器 位于 EU 单元中 实际只用了 9 位 标志寄存 器的具体格式如图 3 5 所示 9 位标志分为两类 15 0 OFDFIFTFSFZFAFPFCF 图 3 5 标志寄存器格式 状态标志 状态标志位有 6 个 由 CPU 在运算过程中自动置位或清零 用来表示运算结果的特 征 除 CF 标志外 其余 5 个状态标志一般不能直接设置或改变 1 CF Carry Flag 进位标志 当算术运算结果使最高位 对字节操作是 D7位 对字操作是 D15位 产生进位或借位时 则 CF 1 否则 CF 0 循环移位指令执行时 也会影响此标志 2 PF Parity Flag 奇偶标志 若本次运算结果中的低 8 位含有偶数个 1 则 PF 1 否则 PF 0 3 AF Auxiliary Carry Flag 辅助进位标志 本次运算过程中若 D3 位有进位 或借位时 AF 1 否则 AF 0 该标志用于 BCD 运算中的十进制调整 4 ZF Zero Flag 零标志 若本次运算结果为 0 则 ZF 1 否则 ZF 0 5 SF Sign Flag 符号标志 它总是与运算结果的最高有效位相同 用来表示 带符号数本次运算结果是正还是负 6 OF Overflow Flag 溢出标志 当带符号数的补码运算时 结果超出了机器 所能表达的范围时 就会产生溢出 这时溢出标志位 OF 1 具体来说 就是当带符号 数字节运算的结果超出了 128 127 的范围 或者字运算时的结果超出了 32768 32767 的范围 称为溢出 控制标志 控制标志是用来控制 CPU 的工作方式或工作状态的标志 用户可以使用指令设置 或清除 1 IF Interrupt Flag 中断允许标志 它是控制可屏蔽中断的标志 如 IF 1 时 允许 CPU 响应可屏蔽中断 当 IF 0 时 即使外设有中断申请 CPU 也不响应 即 禁止中断 2 DF Direction Flag 方向标志 该标志用来控制串操作指令中地址指针的 变化方向 在串操作指令中 若 DF 0 地址指针为自动增量 即由低地址向高地址进 行串操作 若 DF 1 地址指针自动减量 即由高地址向低地址进行串操作 3 TF Trap Flag 单步标志 TF 1 时 CPU 为单步方式 即每执行完一条指令 就自动产生一个内部中断 使用户可逐条跟踪程序进行调试 若 TF 0 时 CPU 正常执 行程序 3 2 8086 的引脚信号及工作模式的引脚信号及工作模式 8086CPU 采用 40 个引脚的双列直插式封装形式 图 3 6 是 8086 引脚图 11 图 3 6 8086 引脚图 8086CPU 属高性能微处理器 为了解决功能多与引脚少的矛盾 8086CPU 采用了引 脚复用技术 使部分引脚具有双重功能 这些双功能引脚的功能转换分两种情况 一 种是采用了分时复用的地址 数据总线 另一种是根据不同的工作模式定义不同的引脚 功能 3 2 1 8086 的引脚及其功能的引脚及其功能 1 GND Vcc 输入 GND 为接地端 Vcc 为电源端 8086CPU 采用的电源为 5V 10 2 ADl5 AD0 Address Data Bus 地址 数据复用总线 双向 三态 CPU 访问一次存储器或 I O 端口称完成一次总线操作 或执行一次总线周期 一个 总线周期通常包括 T1 T2 T3 T4四个 T 状态 在每个状态 CPU 将发出不同的信号 ADl5 AD0作为复用引脚 在总线周期的 T1状态 CPU 在这些引脚上输出要访问的 存储器或 I 0 端口的地址 在 T2 T3状态 如果是读周期 则处于浮空 高阻 状态 如果是写周期 则为传送数据 在中断响应及系统总线处于 保持响应 周期时 ADl5 AD0都被浮置为高阻抗状态 3 A19 S6 A16 S3 Address Status 地址 状态复用线 输出 三态 这 4 根引脚也是分时复用引脚 在总线周期的 T1状态 用来输出地址的最高 4 位 在总线周期的其他状态 T2 T3和 T4状态 用来输出状态信息 S6总是为 0 表示 8086CPU 当前与总线相连 S5表明中断允许标志的当前设置 如果 IF l 则 S5 1 表示当前允许可屏蔽中 断 如果 IF 0 则 S5 0 表示当前禁止一切可屏蔽中断 S4和 S3状态的组合指出当前正使用哪个段寄存器 具体规定如表 3 4 所示 当系统总线处于 保持响应 周期时 A19 S6 Al6 S3被置为高阻状态 12 表 3 3 S4和 S3的组合及对应含义 S4S3 当前正使用的段寄存器 00 附加段寄存器 01 堆栈段寄存器 10 代码段寄存器或未使用任何段寄存器 11 数据段寄存器 4 BLE S7 Bus High Enable Status 高 8 位数据总线允许 状态复用引脚 输 出 三态 这是 8086CPU 上的一个复用信号 低电平表示高 8 位数据有效 在总线周期 的 T1状态 8086 在 BHE S7脚输出低电平 表示高 8 位数据总线 ADl5 AD8上的数据 有效 若 BLE S7脚输出高电平 表示仅在低 8 位数据总线 AD7 ADO上传送 8 位数据 在总线周期的 T2 T3 T4状态 BHE S7引脚输出状态信号 但在 8086 芯片设计 中 没有赋予 S7实际意义 在 保持响应 周期 BLE 被置成高阻抗状态 5 NMI Non Maskable Interrupt 非屏蔽中断输入信号 输入 该信号边沿触发 上升沿有效 此类中断请求不受中断允许标志 IF 的控制 也不 能用软件进行屏蔽 所以该引脚上由低到高的变化 就会在当前指令结束后引起中断 NMI 中断经常由电源掉电等紧急情况引起 6 INTR Interrupt Request 可屏蔽中断请求信号 输入 高电平有效 当 INTR 信号变为高电平时 表示外部设备有中断请求 CPU 在每个 指令周期的最后一个 T 状态检测此引脚 一旦测得此引脚为高电平 并且中断允许标 志位 IF 1 则 CPU 在当前指令周期结束后 转入中断响应周期 7 CLK clock 时钟输入信号 输入 CLK 时钟信号提供了 CPU 和总线控制的基本定时脉冲 8086CPU 要求时钟信号是非 对称性的 要求占空比为 33 它由时钟发生器产生 8086CPU 的时钟频率有以下几 种 8086 为 5MHz 8086 1 为 10MHz 8086 2 为 8MHz 8 RD Read 读信号 输出 三态 低电平有效 表示 CPU 正在对存储器或 I O 端口进行读操作 具体是对存储器读 还是对 I O 端口读 取决于 M IO 信号 在读总线周期的 T2 T3状态 RD 均保持低电 平 在 保持响应周期 它被置成高阻抗状态 9 RESET 复位信号 输入 高电平有效 至少要保持 4 个时钟周期的高电平 才能停止 CPU 的现行操作 完成 内部的复位过程 在复位状态 CPU 内部的寄存器初始化 除 CS FFFFH 外 包括 IP 在 内的其余各寄存器的值均为 0 故复位后将从 FFFF 0000H 的逻辑地址 即物理地址 FFFF0H 处开始执行程序 一般在该地址放置一条转移指令 以转到程序真正的入口地 址 当复位信号变为低电平时 CPU 重新启动执行程序 10 READY ready 准备就绪信号 输入 则 CPU 在 T3和 T4之间自动插入一个或几个等待状态 TW来延长总线周期 直到检 测到 READY 为高电平后 才使 CPU 退出等待进入 T4状态 完成数据传送 插入一个 TW后的总线周期为五个 T 状态 T1 T2 T3 TW T4 13 11 TEST test 测试信号 输入 与等待指令 WAIT 配合使用 当 CPU 执行 WAIT 指令时 CPU 处于空转等待状态 它 每 5 个时钟周期检测一次TEST 引脚 当测得 TEST 为高电平 则 CPU 继续处于空转等待 状态 当 TEST 变为低电平后 就会退出等待状态 继续执行下一条指令 TEST 信号 用于多处理器系统中 实现 8086 主 CPU 与协处理器 8087 或 8089 间的同步协调功能 12 MN MX Minimum Maximum Mode Control 模式控制信号 输入 由该引脚选择最大或最小模式 当此引脚接 5V 高电平 时 CPU 工作于最小模式 若接地 即为低电平时 CPU 工作于最大模式 以上 12 类共 32 个引脚是 8086CPU 工作在最小模式和最大模式时都要用到的信号 是公共引脚信号 还有 8 个引脚信号 第 24 31 号引脚 在不同模式下有不同的名称和 定义 是双功能引脚 13 M IO Memory Input and Output 存储器或输入 输出操作选择信号 输出 三态 这是 CPU 工作时会自动产生的输出信号 用来区分 CPU 当前是访问存储器还是访 问端口 当 M IO 为高电平时 表示 CPU 当前访问存储器 当 M IO 为低电平时 表 示当前 CPU 访问 IO 端口 M IO 信号一般在前一个总线周期的 T4状态就可以产生有效 电平 在新总线周期中 M IO 一直保持有效直至本周期的 T4状态为止 在 DMA 方式时 M IO 为高阻状态 14 DEN Data Enable 数据允许信号 输出 三态 作为双向数据总线收发器 8286 8287 的选通信号 它在每一次存储器访问或 I O 访问或中断响应周期有效 此信号只用于最小模式 在 DMA 方式时 此引脚为高阻状态 15 DT R Data Transmit Receive 数据发送 接收控制信号 输出 三态 在使用 8286 8287 作为数据总线收发器时 8286 8287 的数据传送方向由 DT R 控制 DT R 1 时 数据发送 DT R 0 时 数据接收 在 DMA 方式时 DT R 为高阻状态 此信号只用于最小模式 16 WR Write 写信号 三态 输出 在最小模式下作为写信号 WR 信号表示 CPU 当前正在对存储器或 I O 端口进行写操 作 由 M IO 来区分是写存储器还是写 I O 端口 对任何总线 写 周期 WR 只在 T2 T3 TW期间有效 在 DMA 方式时 WR 被置成高阻状态 17 INTA Interrupt Acknowledge 中断响应信号 输出 三态 在最小模式下 INTA 是 CPU 响应可屏蔽中断后发给请求中断的设备的回答信号 是对中断请求信号 INTR 的响应 CPU 的中断响应周期共占据两个连续的总线周期 在 中断响应的每个总线周期的 T2 T3和 TW期间 INTA 引脚变为有效低电平 第一个 INTA 负脉冲通知申请中断的外设 其中断请求已得到 CPU 响应 第二个负脉冲用来作为读 取中断类型码的选通信号 外设接口利用这个信号向数据总线上送中断类型码 18 ALE Address Latch Enable 地址锁存允许信号 输出 在最小模式下 是 8086CPU 提供给地址锁存器 8282 8283 的控制信号 在任何一 个总线周期的 T1状态 ALE 输出有效电平 实际是一个正脉冲 以表示当前地址 数据 地址 状态复用总线上输出的是地址信息 并利用它的下降沿将地址锁存到锁存器 ALE 信号不能浮空 14 19 HOLD Hold Request 总线保持请求信号 输入 该信号是最小模式系统中除主 CPU 8086 8088 以外的其他总线控制器 如 DMA 控 制器申请使用系统总线请求信号 20 HLDA Hold Acknowledge 总线保持响应信号 输出 该信号是对 HOLD 的响应信号 当 CPU 测得总线请求信号 HOLD 引脚为高电平 如 果 CPU 又允许让出总线 则在当前总线周期结束时 T4状态期间发出 HLDA 信号 表示 CPU 放弃对总线的控制权 并立即使三条总线 地址总线 数据总线 控制总线 即所 有的三态线 都置为高阻抗状态 表示让出总线使用权 申请使用总线的控制器在收到 HLDA 信号后 就获得了总线控制权 在此后的一段时间内 HOLD 和 HLDA 均保持高电 平 当获得总线使用权的其他控制器用完总线后 使 HOLD 信号变为低电平 表示放弃 对总线的控制权 8086CPU 检测到 HOLD 变为低电平后 会将 HLDA 变为低电平 同时恢 复对总线的控制 21 S2 S1 S0 Bus Cycles Status 总线周期状态信号 输出 三态 在最大模式下 这三个信号组合起来指出当前总线周期所进行的操作类型 如表 3 5 所示 最大模式系统中的总线控制器 8282 就是利用这些状态信号产生访问存储器和 I O 端口的控制信号 表 3 4 S2 S1 S0 组合产生的总线控制功能 控制信号操作过程 000 发中断响应信号 001 读 I O 端口 010 写 I O 端口 011 暂停 100 取指令 101 读内存 110 写内存 111 无源状态 当 S2 S1 S0 中至少有一个信号为低电平时 每一种组合都对应了一种具体的总 线操作 因而称之为有源状态 这些总线操作都发生在前一个总线周期的 T4状态和下 一总线周期的 T1 T2状态期间 在总线周期的 T3 包括 TW 状态 且准备就绪信号 READY 为高电平时 S2 S1 S0 三个信号同时为高电平 即 111 此时一个总线操作过 程将要结束 而另一个新的总线周期还未开始 通常称为无源状态 而在总线周期的 最后一个 T4状态 S2 S1 S0 中任何一个或几个信号的改变 都意味着下一个新的总 线周期的开始 22 RQ GT1 RQ GT0 Request Grant 总线请求信号 总线请求允许信号 输入 输出 这两个引脚是双向的 信号为低电平有效 这两个信号是最大模式系统中主 CPU8086 和其他协处理器 如 8087 8089 之间交换总线使用权的联络控制信号 其含 义与最小模式下的 HOLD 和 HLDA 两信号类同 但 HOLD 和 HLDA 是占两个引脚 而 RQ GT 请求 允许 是出于同一个引脚 RQ GT1 和 RQ GT0 是两个同类型的信号 表示 可同时连接两个协处理器 其中 RQ GT0 的优先级高于 RQ GT1 23 LOCK lock 总线封锁信号 输出 三态 15 当 LOCK 为低电平时 表明此时 CPU 不允许其他总线主模块占用总线 LOCK 信号 由指令前缀 LOCK 产生 当含有 LOCK 指令前缀的指令执行完后 LOCK 引脚变为高电平 从而撤消了总线封锁 此外 在 8086CPU 处于 2 个中断响应周期期间 LOCK 信号会自 动变为有效的低电平 以防止其他总线主模块在中断响应过程中占有总线而使一个完 整的中断响应过程被间断 在 DMA 期间 LOCK 被置为高阻状态 24 QS1 QS0 1nstruction Queue Status 指令队列状态信号 输出 QS1 QS0两信号用来指示 CPU 内的指令队列的当前状态 以使外部 主要是协处理器 8087 对 CPU 内指令队列的动作进行跟踪 QSl QS0的组合与指令队列的状态对应关系 如表 3 5 所示 表 3 5 QSl QS0 的组合和对应的含义 QSlQS0 性 能 00 无操作 01 队列中操作码的第一个字节 10 队列空 11 队列中非第一个操作码字节 3 3 8255 芯片简介芯片简介 INTEL8255 是一种通用的可编程并行 I O 接口芯片 是专为 INTEL 公司的微处理 器设计的 也可用于其它系列的微型机系统中 利用 8086 汇编指令系统 编制初始化 程序 3 3 1 8255A 的引脚与结构的引脚与结构 1 8255A 的引脚 8255A 是可编程的并行输入输出接口芯片 它具有三个 8 位并行端口 A 口 B 口和 C 口 具有 40 个引脚 双列直插式封装 由 5 V 供电 其引脚与功能示意图如图 3 7 所示 16 图 3 7 8255A 的引脚图 PA PB PC 三个端口各有 8 条端口 I O 线 PA7 PA0 PB7 PB0 和 PC7 PC0 共 24 个引脚 用于 8255A 与外设之间的数据 或控制 状态信号 的传送 D7 D0 8 位三态数据线 接至系统数据总线 CPU 通过它实现与 8255 之间数据的读出 与写入 控制字的写入 以及状态字的读出等操作 A1 A0 地址信号 A1 和 A0 经片内译码产生四个有效地址分别对应 A B C 三 个独立的数据端口以及一个公共的控制端口 在实际使用中 A1 A0 端接到系统地址 总线的 A1 A0 CS 片选信号 由系统地址译码器产生 低电平有效 读写控制信号 RD 和 WR 低电平有效 用于决定 CPU 和 8255A 之间信息传送的方向 当 RD 0 时 从 8255A 读至 CPU 当 WR 0 时 由 CPU 写入 8255A CPU 对 8255 各端口进 行读 写操作时的信号关系如表 3 6 所示 RESET 复位信号 高电平有效 8255A 复位后 A B C 三个端口都置为输入方 式 表 3 6 8255A 各端口读 写操作时的信号关系 CS RDWR A A 操作 0 1 0 0 0写端口 A 0 1 0 0 1写端口 B 0 1 0 1 0写端口 C 0 1 0 1 1写控制寄存器 0 0 1 0 0 读端口 A 0 0 1 0 1 读端口 B 0 0 1 1 0 读端口 C 0 0 1 1 1 无操作 2 8255A 的内部结构 8255A 的内部结构框图如图 3 8 所示 其内部由以下四部分