数字电路课件 第四章 组合逻辑电路 (pp59).pdf

第四章 组合逻辑电路 华中科技大学机电系 4 1 概述 数字电路 组合逻辑电路 组合电路 输出与历史无关 仅取决于该时刻的输入 从电路结构来看 组合逻辑电路没有记忆 存储 单元 时序逻辑电路 时序电路 输出与历史有关 取决于所有时刻的输入 逻辑功能的描述 逻辑图 逻辑函数式 逻辑真值表 4 1 概述 逻辑函数 21 2122 2111 nmm n n aaafy aaafy aaafy L M L L 组合逻辑 电路 1 a 2 a n a 1 y m y 组合逻辑电路的框图 2 y 4 2 组合逻辑电路的分析和设计 逻辑电路逻辑功能 分 析 设 计 分析 逻辑图转换为逻辑式 设计 从功能需求出发 得到逻辑电路 4 2 组合逻辑电路的分析和设计 组合逻辑电路的设计方法 一 逻辑抽象 分析因果关系 确定输入 输出变量 定义逻辑状态的含意 赋值 列出真值表 二 写出函数式 三 选定器件类型 根据所选器件 对逻辑式化简 4 2 组合逻辑电路的分析和设计 例 设计一个监视交通信号灯状态的逻辑电路 R A G Z 如果信号灯 出现故障 Z为1 1 逻辑抽象 输入变量 红 R 黄 A 绿 G 输出变量 故障信号 Z 列出真值表 2 写出逻辑表达式 3 化简逻辑表达式 输入变量输出 RAGZ 0001 0010 0100 0111 1000 1011 1101 1111 4 2 组合逻辑电路的分析和设计 RAGRAGGRAAGRGARZ 例 设计一个监视交通信号灯状态的逻辑电路 AGRGRAGARZ AGRGRAGARZ 例 设计一个监视交通信号灯状态的逻辑电路 4 2 组合逻辑电路的分析和设计 与或形式 AGRGRAGARZ 与非形式 4 3 常用组合逻辑电路 编码器 译码器 数据选择器 数值比较器 加法器 函数发生器 奇偶校验器 可以利用这些常用的组合逻辑电路 作为所设计电路 的组成部分 设计其他的组合逻辑电路 这些常用的组合逻辑电路 相当于一个逻辑函数库 我们可以调用库中的函数 实现新的逻辑功能 4 3 1 编码器 编码 将输入的高 低电平信号变成对应的二进制代码 普通编码器 任何时刻 只允许输入一个信号 优先编码器 允许同时输入多个信号 但只对一个产生输出 8线 3线编码器 每个时刻 I0 I7中 仅有一个取值为1 输入变量取值的组合仅有8种状态 8种状态可以用三位二进制码表达 8线 3线普通编码器 任何时刻 只允许输入一个信号 输入为高电平信号 输出是3位的二进制代码Y2Y1Y0 输入输出 I0I1I2I3I4I5I6I7Y2Y1Y0 10000000000 01000000001 00100000010 00010000011 00001000100 00000100101 00000010110 00000001111 此时 Y2Y1Y0 表示的是编码 不是与运算 0 1 2 3 4 5 67 0 1 2 3 4 56 7 0 1 2 3 45 6 7 0 1 2 34 5 6 72 IIIIIIIIIIIIIIII IIIIIIIIIIIIIIIIY 75310 76321 76542 IIIIY IIIIY IIIIY 8线 3线普通编码器 由真值表写出逻辑表达式 利用无关项 约束项 化简得到的逻辑表达式 8线 3线优先编码器 任何时刻 允许多个输入端为高电平 多个信号同时输入时 只输出优先级最高的信号的编码 输入输出 I0I1I2I3I4I5I6I7Y2Y1Y0 XXXXXXX1111 XXXXXX10110 XXXXX100101 XXXX1000100 XXX10000011 XX100000010 X1000000001 10000000000 4 5 6 75 6 76 772 IIIIIIIIIIY 45672 IIIIY BABAA 设I7优先权最高 I0优先权最低 X表示无关项 任意项 优先编码器74HC148 选通信号选通信号 编 码 输 入 端 编 码 输 入 端 选通输出端 扩展端 选通输出端 扩展端 编 码 输 出 端 编 码 输 出 端 优先编码器74HC148 S 为选通信号 S 0 编码器正常工作 S 1 所有输出为高电平 6 421 6 435 67 0 5 42 3 4567 1 4567 2 SIIIIIIIIIIY SIIIIIIIIY SIIIIY 4567 2 IIIIY 4567 2 SIIIIY 选通信号 8线 3线优先编码器 0 1 2 3 4 5 6 7 SIIIIIIIIYS 选通输出端Y S 所有输入都是高电平 没有编码输入 且S 0 编 码器被选通 时 输出才是低电平 表示电路工作 但无编码输入 01234567 0 1 2 3 4 5 6 7 SIIIIIIII SSIIIIIIIIY EX 扩展端Y EX 任何一个输入端为低电平 有编码输入 且S 0 编码器被选通 时 输出即为低电平 表示电路工 作 且有编码输入 8线 3线优先编码器 8线 3线优先编码器 选通输出端 Y S 扩展端 Y EX 编码器的状态 11 未被选通 输出全为高电平 01选通 无输入 输出全为高电平 10选通 有输入 当编码器被选通 但无输入信号时 输出全为高电平 小圈表示信号经过反相后才加 到后面的逻辑符号上 4 3 常用组合逻辑电路 用两片8 3线优先编码器接成16 4线优先编码器 A 15优先权最高 问题 1 怎样实现优先权 2 怎样实现4个编码输出端 16个编码 高优先权信号低优先权信号高优先权信号低优先权信号 怎样实现优先权 第一片总是被选通第一片总是被选通 第一片上没有输入信 号时 第二片被选通 第一片上没有输入信 号时 第二片被选通 输出8个编码不被选通 输出全为高电平输出8个编码不被选通 输出全为高电平 无输入 输出全为高电平输出8个编码无输入 输出全为高电平输出8个编码 第一片上有信号输入 第一片工作 第二片不工作 输出全为高电平 此时 Z0 Z2只输出第一片的编码信号 第一片上无信号输入 第一片输出全为高电平 第二片工作 此时 Z0 Z2实际上只输出第二片的编码信号 为区分两片74HC148的输出 用第一片的扩展端作为最高位 第一片被 选通 且有输入时 其Y EX 0 Z3 1 4 3 2 译码器 译码 将输入的二进制代码译成对应的高 低电平信号 二进制译码器 二 十进制译码器 显示译码器 输 入输出 A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0 00000000001 00100000010 01000000100 01100001000 10000010000 10100100000 11001000000 11110000000 二进制译码器 例 3线 8线译码器 3线 8线译码器 74HC138 编 码 输 入 端 编 码 输 入 端 编 码 输 出 端 编 码 输 出 端 片选输入端 片选输入端 连接多个译码器 扩展功能 ii mSY mi 为A0A1A2 的最小项 74HC138也被称为最 小项译码器 321 SSSS 用两片3线 8线译码器接成4线 16线译码器 问题 两片3线 8线译码器有6个代码输入端 6个 片选控制端 怎样实现4个代码输入端 代 码 输 入 端 代 码 输 入 端 1 D3 0时 第1片工作 第2片禁止 D3D2D1D0的0000 0111这8个代码 译成Z 0 Z 7这8个信号 2 D3 1时 第2片工作 第1片禁止 D3D2D1D0的1000 1111这8个代码 译成Z 8 Z 15这8个信号 第1片工作时 第2片禁止 第1片输出8种电平组合 第2片工作时 第1片禁止 第2片输出8种电平组合 321 SSSS 小圈表示输入 信号经过反相 后才加到后面 的逻辑符号上 二 十进制译码器 将输入BCD码的10个代码译成10个高 低电平的输出信号 BCD码以外的6个伪码 输出被封锁为高电平 9 0 imY ii 例 74HC42 mi为四个逻辑变量A0A1A2A3 的最小项 4 3 常用组合逻辑电路 用译码器设计组合逻辑电路 3位二进制译码器给出3变量的全部最小项 n位二进制译码器给出n变量的全部最小项 将n位二进制译码输出的最小项 利用附加门电路组合 起来 可获得任何形式的输入变量不大于n的组合函数 ABCCBBCAZ CABBAZ CBABCZ CABBCAACZ 4 3 2 1 例 利用3线 8线译码器74HC138设计组合逻辑电路 输出逻辑函数式为 4 3 常用组合逻辑电路 7 4 2 04 5 3 23 7 3 12 6 5 4 31 7 4 2 0 5 3 2 7 3 1 6 5 4 3 mmmmmZ mmmmZ mmmmZ mmmmmZ 7 4 2 0 5 3 2 7 3 1 6 5 4 3 4 3 2 1 mZ mZ mZ mZ 字符显示器和显示译码器 七段字符显示器 显示0 9这10个数字 BCD 七段显示译码器 将BCD码译成数码管所需的驱动信号 fb e c d a g h f g a b e dc h 输入输出 数字 A3A2A1A0YaYbYcYdYeYfYg字形 000001111110 100010110000 200101101101 300111111001 401000110011 501011011011 601100011111 701111110000 810001111111 910011110011 1010100001101 1110110011001 1211000100011 1311011001011 1411100001111 1511110000000 BCD七段字符显示译码器7448逻辑真值表 字符显示器和显示译码器 灭灯输入灭灯输入 灭零输出端 灯测试输入端 灭零输入端 灭零输出端 灯测试输入端 灭零输入端 信号输 出端 驱动七 个发光 二极管 BCD码输入端 4 3 常用组合逻辑电路 灯测试输入端灯测试输入端 当LT 0时 Ya Yg 全为1 驱动数码 管的七段全部点亮 以检查数码管各段 是否正常发光 灭零输入端灭零输入端 4 3 常用组合逻辑电路 为了把不希望显示的零熄灭 例如 00013 700实际上应 该显示成13 7 应该灭掉前 面和后面的0 当A0 A3都是0时 本应该显 示0 但是 如果此时 RBI 0 则数码管的七段全 部熄灭 4 3 常用组合逻辑电路 灭灯输入 灭零输出端 BI RBO 作为输入端使用 称灭灯输入控制端 当BI 0时 无论编 码输入是什么 数码管熄灭 作为输出端使用 称灭零输出端 当A 0 A 3都是0 且灭零 输入信号 RBI 0时 RBO 输出低电平 因此 RBO 0 表示 此译码器将本来应该显示的零熄灭了 整数部分 高位输出RBO 作为次高位的输入信号RBI 小数部分 低位输出RBO 作为次低位的输入信号RBI 利用RBI 和RBO 的配合 实现多位显示系统的灭零控制 数据选择器 从一组输入数据中选出一个来 双4选1数据选择器74HC153 包含两个完全相同的4选1数据 选择器 它们公用地址输入端 有独立的数据输入和输出端 有独立的附加控制端 每个数据选择器 通过给定的 不同地址代码 即可从4个输 入数据中 选出一个 数 据 输 入 端 第一级传输门 第 二 级 传 输 门 地址端 A0 A1 A0控制第一级传输门 A1控制第二级传输门 A0 0时 TG1和TG3导通 A1 0时 TG5导通 013 0120 11 0 1011 AADAADAADAADSY 数据输出端的逻辑表达式 S 1 0时 数据选择器正常工作 S 1 1时 数据选择器被禁止 输出被封锁在低电平 数据选择器 从一组输入数据中选出一个来 地址输入端 用两个四选一数据选择器接成一个八选一数据选择器 四选一 只有2位地址输入 从4个输入中选中1个 八选一 的8个数据需要3位地址代码 控制两个数据选择器轮流工作 A2 0时 上边一个数据选择器工作 通过 A0和A1的状态 从D0 D3中选中一个数据 A2 1时 下边一个数据选择器工作 通过 A0和A1的状态 从D4 D7中选中一个数据 用数据选择器设计组合逻辑电路 设计方法和步骤 1 进行逻辑抽象 用逻辑函数的形式来描述所要实现的逻辑功能 2 列出真值表 写出逻辑函数式 3 选定数据选择器器件 若函数有M个输入变量 选用的数据选择器有n 位地址输入 则应取M n 1 4 将逻辑函数式化为最小项之和的形式 并与数据选择器输出的逻辑函 数式对照比较 确定输入变量在地址输入端与数据输入端应如何接 才 能得到设计函数所含有的最小项 依此连接后 在数据选择器的输出端 就得到了所设计的逻辑函数 5 画出逻辑电路图 例 设计一个三人表决电路 在表决一般问题时以多数同意为通过 在表决重要问题时 必须一致同意才能通过 首先进行逻辑抽象 三人的态度为输入变量 P Q R 1表示同意 0表示不同意 用T表示表决问题的类型 0表示一般问题 1表示重要问题 表决结果为输出变量 Z 规定1表示通过 0表示不通过 列出真值表 TPQRZ 00000 00010 00100 00111 01000 01011 01101 01111 10000 10010 10100 10110 11000 11010 11100 11111 由真值表写出Z的最小项之和形式的逻辑函数式 1 PQRTRPQTRQPTQRP PQRTTPQRTRPQTRQPTQRPZ Z是四变量的逻辑函数 所以选三位地址输入的数据选择器74L151 7654 3210 DCBADACBDABCDABC DBACDABCDABCDABCZ 比较两式 可知 1 0 7653 4210 DTDDD DDDDPCQBRA 1 0 7653 4210 DTDDD DDDDPCQBRA 例 用数据选择器设计一个监视交通信号灯状态的逻辑电路 如果信号灯 出现故障 Z为1 R A G Z AGAGRGARGAR RAGRAGGRAAGRGARZ 1 013 0120 11 0 1011 AADAADAADAADSY 1 采用具有n个地址端的数据选择器实现n变量函数时 将函数 的输入变量加到地址端 A 将函数卡诺图各方格内的值接 到相应的数据输入端 D 用数据选择器设计组合逻辑电路 CBBACBAZ 2 当函数输入变量数小于数据选择器的地址端时 将不用 的地址端及不用的数据输入端都接0 或接1 3 当函数输入变量大于数据选择器地址端时 可任选几个 变量接到地址端 剩下的变量以一定的方式接到数据端 用数据选择器设计组合逻辑电路 加法器 一位加法器 半加器 全加器 多位加法器 串行进位加法器 超前进位加法器 半加器 不考虑来自低位的进位 将两个1位二进制数相加 并产生向高位的进位 输入输出 ABSCO 0000 0110 1010 1101 ABCO BAS 向高位的进位 全加器 输入输出 ABCISCO 00000 00110 01010 01101 10010 10101 11001 11111 CIACIBBACO ABCICIABCIBACIBAS 将两个1位二进制数及来自低位的进位相加 并产生进位 CI 进位输入端 CO 进位输出端 串行进位加法器 优点 简单 缺点 进位信号逐级传递导致计算速度慢 将低位全加器的进位输出端CO接到高位全加器的进位输入端CI 输入端 输出端 低位高位 012301230123 BBBBAAAASSSSCO 超前进位加法器 事先得出全加器的进位输入信号 无需从低位开始向高位传递进位信号 原理 加到第 i 位的进位输入信号是两个加数第 i 位以前各位 0 j 1 的函数 可在相加前由A B两数确定 优点 快 每1位的和及最后的进位基本同时产生 缺点 电路复杂 000000 0000 0 0 0 CIBABACO CIBAS CI i 1 000001111 011111 0000011 0111 01 CIBABABABA COBABACO CIBABABA COBAS COCI i 用加法器设计组合逻辑电路 设计方法和步骤 1 进行逻辑抽象 用逻辑函数的形式来描述所要实现的逻辑功能 2 列出真值表 写出逻辑函数式 3 若函数式能化成由两部分按数值相加的形式 则可以使用加法 器进行设计 4 将逻辑函数式化为按数值相加的两部分 作为加法器的两个输 入 依此连接后 在加法器的输出端就得到了所设计的逻辑函数 5 画出逻辑电路图 用加法器设计组合逻辑电路的原理 将BCD的8421码转换为余3码 输入输出 DCBAY3Y2Y1Y0 00000011 00010100 00100101 00110110 01