DC参数测试.doc

.DC参数测试摘要 本章节我们来说说DC参数测试，大致有以下内容， n 欧姆定律等基础知识 n DC测试的各种方法 n 各种DC测试的实现 n 各类测试方法的优缺点 基本术语 在大家看DC测试部分之前，有几个术语大家还是应该知道的，如下： Hot Switching热切换，即我们常说的带电操作，在这里和relay（继电器）有 关，指在有电流的情况下断开relay或闭合relay的瞬间就有电流 流过（如：闭合前relay两端的电位不等）。热切换会减少relay 的使用寿命，甚至直接损坏relay，好的程序应避免使用热切换。 Latch-up闩锁效应，由于在信号、电源或地等管脚上施加了错误的电压， 在CMOS器件内部引起了大电流，造成局部电路受损甚至烧毁， 导致器件寿命缩短或潜在失效等灾难性的后果。 Binning Binning（我很苦恼这玩意汉语怎么说译者）是一个按照芯片测试结果进行自动分类的过程。在测试程序中，通常有两种Binning的方式hard binning和soft binning. Hard binning控制物理硬件实体（如机械手）将测试后的芯片放到实际的位置中去，这些位置通常放着包装管或者托盘。Soft binning控制软件计数器记录良品的种类和不良品的类型，便于测试中确定芯片的失效类别。Hard binning的数目受到外部自动设备的制约，而Soft binning的数目原则上没有限制。下面是一个Binning的例子： Bin# 类别 01 100MHz下良品 02 75MHz下良品 10 Open-Short测试不良品 11 整体IDD测试不良品 12 整体功能测试不良品 13 75MHz功能测试不良品 14 功能测试VIL/VIH不良品 15 DC测试VOL/VOH不良品 16 动态/静态IDD测试不良品 17 IIL/IIH漏电流测试不良品 从上面简单的例子中我们可以看到，Hard bin 0，Soft bin 01-02是良品，是我们常说的GoodBin；而Hard bin 1,Soft bin 10-17是不良品，也就是我们常说的FailedBin。 测试程序必须通过硬件接口提供必要的Binning信息给handler，当handler接收到一个器件的测试结果，它会去判读其Binning的信息，根据信息将器件放置到相应位置的托盘或管带中。 第四章.DC参数测试（2）Program Flow 测试程序流程中的各个测试项之间的关系对DC测试来说是重要的，很多DC测试要求前提条件，如器件的逻辑必须达到规定的逻辑状态要求，因此，在DC测试实施之前，通常功能测试需要被验证无误。如果器件的功能不正确，则后面的DC测试结果是没有意义的。图4-1的测试流程图图解了一个典型的测试流程，我们可以看到Gross Functional Test在DC Test之前实施了，这将保证所有的器件功能都已经完全实现，并且DC测试所有的前提条件都是满足要求的。 我们在制定测试程序中的测试流程时要考虑的因素不少，最重要的是测试流程对生产测试效率的影响。一个好的流程会将基本的测试放在前面，尽可能早的发现可能出现的失效，以提升测试效率，缩短测试时间。其它需要考虑的因素可能有：测试中的信息收集、良品等级区分等，确保你的测试流程满足所有的要求。 图4-1.测试流程 生产测试进行一段时间后，测试工程师应该去看看测试记录，决定是否需要对测试流程进行优化出现不良品频率较高的测试项应该放到流程的前面去。 Test Summary 测试概要提供了表明测试结果的统计信息，它是为良率分析提供依据的，因此需要尽可能多地包含相关的信息，最少应该包含总测试量、总的良品数、总的不良品数以及相应的每个子分类的不良品数等。在生产测试进行的时候，经常地去看一下Test Summary可以实时地去监控测试状态。图4-2显示的是一个Summary的实例。 TEST SUMMARY TOTAL UNITS % OF TOTAL TOTAL TESTED.100 TOTAL PASSED BIN 1.30 30 TOTAL PASSED BIN 2.50 50 TOTAL FAILED.20 20 CONTINUITY (SHORTS) FAILURES.1 1 CONTINUITY (OPENS) FAILURES.2 2 GROSS IDD AT VDDMAX.0 0 GROSS FUNCTIONAL AT VDDMIN.7 7 GROSS FUNCTIONAL AT VDDMAX.0 0 100 MHZ FUNCTIONAL AT VDDMIN.50 100 MHZ FUNCTIONAL AT VDDMAX.0 75 MHZ FUNCTIONAL AT VDDMIN.0 0 75 MHZ FUNCTIONAL AT VDDMAX.0 0 VIL/VIH FUNCTIONAL AT VDDMIN.1 1 VIL/VIH FUNCTIONAL AT VDDMAX.0 0 VOL/VOH DC STATIC AT VDDMIN.3 3 IDD DYNAMIC AT VDDMAX.4 4 IDD STATIC AT VDDMAX.2 2 IIL/IIH AT VDDMAX.0 0 IOZL/IOZH AT VDDMAX.0 0 Power Supply Alarms.0 Average Static IDD.26.8uA 图4-2.Test Summary 第四章.DC参数测试（3）DC测试与隐藏电阻 许多DC测试或验证都是通过驱动电流测量电压或者驱动电压测量电流实现的，其实质是测量电路中硅介质产生的电阻值。当测试模式为驱动电流时，测量到的电压为这部分电阻上产生的电压；与之相似，驱动电压时，测量到的电流为这部分电阻消耗的电流。 我们按照器件规格书来设计半导体电路，基本上每条半导体通路的导通电压、电路电阻等详细的参数都已规定；整体传导率也可能随着器件不同的功能状态而改变，而处于全导通、半导通和不导通的状态。 在DC参数测试中欧姆定律用于计算所测试的电阻值，验证或调试DC测试时，我们可以将待测的电路看作电阻来排除可能存在的缺陷，通过驱动和测量得到的电压和电流值可以计算出这个假设电阻的阻抗。 Parameter Description Test Conditions Min Max Unit VOL Output Low Voltage VDD=Min, IOL=8.0mA 0.4 V 我们可以用VOL这个参数来举例说明：VOL=0.4V，IOL=8.0mA，这个参数陈述了输出门电路驱动逻辑0时在输出8mA电流情况下其上的电压不能高于0.4V这样一个规则。了解了这个信息，我们可以通过欧姆定律去计算器件管脚上拥有的输出电阻，看它是否满足设计要求。通过定律公式R=V/I我们可以知道，器件设计时，其输出电阻不能高于50ohm，但是我们在规格书上看不到“输出电阻”字样，取而代之的是VOL和IOL这些信息。 注：很多情况下我们可以用电阻代替待测器件去验证整个测试相关环节的正确性，它能排除DUT以外的错误，如程序的错误或负载板的问题，是非常有效的调试手段。 第四章.DC参数测试（4）-VOH/IOHVOH/IOH VOH指器件输出逻辑1时输出管脚上需要保证的最低电压（输出电平的最小值）；IOH指器件输出逻辑1时输出管脚上的负载电流（为拉电流）。下表是256 x 4静态RAM的VOH/IOH参数说明： Parameter Description Test Conditions Min Max Unit VOH Output High Voltage VDD=4.75V, IOH= -5.2mA 2.4 V 测试目的 VOH/IOH测试实际上测量的是输出管脚在输出逻辑1时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的VOH条件下提供所定义的IOH电流。 测试方法 VOH/IOH测试可以通过静态或动态方式实现，这里我们先说说静态方法。如图4-3，静态测试时，器件的所有输出管脚被预置到输出逻辑1状态，测试机的PMU单元通过内部继电器的切换连接到待测的输出管脚，接着驱动（拉出）IOH电流，测量此时管脚上的电压值并与定义的VOH相比较，如果测量值低于VOH，则判不合格。对于单个PMU的测试机来说，这个过程不断地被重复直到所有的输出管脚都经过测试，而PPPMU结构的测试机则可以一次完成。 注：1）使用VDDmin作为此测试最差情形； 2）IOH是拉出的电流，对测试机来说它是负电流； 3）测试时需要设置电压钳制。 图4-3.VOH测试 阻抗计算 VOH测试检验了器件当输出逻辑1时输出管脚输送电流的能力，另一种检验这种能力的途径则是测量逻辑1状态时输出端口的阻抗。如图4-4，施加在等效电路中电阻上的压降为E=4.75-2.4=2.35V，I=5.2mA，则R=E/I=452ohm，那么此输出端口的阻抗低于452ohm时，器件合格。在调试、分析过程中将管脚电路合理替换为等效电路可以帮助我们简化思路，是个不错的方法。 图4-4.等效电路 故障寻找 开始Trouble Shooting前，打开dataloger纪录测量结果，如果待测器件有自己的标准，测试并纪录测量结果后，所得结果不外乎以下三种情况： 1 VOH电压正常，测试通过； 2 在正确输出逻辑1条件下，VOH电压测量值低于最小限定，测试不通过； 3 在错误的输出条件下，如逻辑0，VOH电压测量值远低于最小限定，测试不通过。 这种情况下，测试机依然试图驱动反向电流到输出管脚，而管脚因为状态不对会 表现出很高的阻抗，这样会在PMU上引起一个负压，这时保护二极管会起作用， 将电压限制在-0.7V左右。 当故障（failure）发生时，我们需要观察datalog中的电压测量值以确定故障类型，是上述的第2种情况？还是第3种？ Datalog of: VOH/IOH Serial/Static test using the PMU Pin Force/rngMeas/rng Min Result PIN1 -5.2mA/ 10mA 4.30V/8V 2.40 V PASS PIN2 -2.0mA/ 10mA 2.34V/8V 2.40 V FAIL PIN3 -5.2mA/ 10mA 3.96V/8V 2.40 V PASS PIN4 -5.2mA/ 10mA 3.95V/8V 2.40 V PASS PIN5 -8.0mA/ 10mA 3.85V/8V 2.40 V PASS PIN6 -8.0mA/ 10mA -.782V/8V 2.40 V FAIL 如果只是测量值低于最小限定，则很可能是器件自身的缺陷，如上面datalog中pin2的失效，从中我们可以看到测试发生时预处理成功实现，器件处于正确的逻辑状态，而输出端的阻抗很大。这有可能是测试硬件上的阻抗附加到了其中，因此对测试机及测试配件的校验工作就显得很重要了。 故障也可能是因为器件没有正确地进行预处理而导致逻辑状态不对引起的，上面datalog中pin6的失效就是这种情况。 在进行DC测试之前，应该保证进行预处理的向量正确无误，这就要将预处理工作当作一项功能测试来进行。在测试流程中，代表预处理功能的测试项应该放到相应的DC测试项之前。只有它通过了保证了预处理已经正确实施，我们才去做DC测量；否则我们就要花时间去解决预处理功能的测试问题。只有输出被设定为正确地状态，VOH/IOH测试才有意义。第四章.DC参数测试（5）-VOL/IOLVOL/IOL VOL指器件输出逻辑0时输出管脚上需要压制的最高电压（输出电平的最大值）；IOL指器件输出逻辑0时输出管脚上的负载电流（为灌电流）。下表是256 x 4静态RAM的VOL/IOL参数说明： Parameter Description Test Conditions Min Max Unit VOL Output Low Voltage VDD=4.75V, IOL= 8.0mA 0.4 V 测试目的 VOL/IOL测试实际上测量的是输出管脚在输出逻辑0时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的VOL条件下吸收所定义的IOL电流。换句话说，器件的输出管脚必须吃进规格书定义的最小电流而保持正确的逻辑状态。 测试方法 与VOH/IOH一样，VOL/IOL测试也可以通过静态或动态方式实现，这里我们还是先说说静态方法。如图4-5，静态测试时，器件的所有输出管脚被预置到输出逻辑0状态，测试机的PMU单元通过内部继电器的切换连接到待测的输出管脚，接着驱动（灌入）IOL电流，测量此时管脚上的电压值并与定义的VOL相比较，如果测量值高于VOL，则判不合格。对于单个PMU的测试机来说，这个过程不断地被重复直到所有的输出管脚都经过测试，而PPPMU结构的测试机则可以一次完成。 注：1）使用VDDmin作为此测试最差情形； 2）IOL是灌入的电流，对测试机来说它是正电流； 3）测试时需要设置电压钳制。 图4-5.VOL测试 阻抗计算 VOL测试检验了器件当输出逻辑0时输出管脚吸收电流的能力，另一种检验这种能力的途径则是测量逻辑0状态时输出端口的阻抗。如图4-6，施加在等效电路中电阻上的压降为E=VOL-VSS=0.4V，I=8mA，则R=E/I=50ohm，那么此输出端口的阻抗低于50ohm时，器件合格。 图4-6.等效电路 故障寻找 开始Trouble Shooting前，打开dataloger纪录测量结果，如果待测器件有自己的标准，测试并纪录测量结果后，所得结果不外乎以下三种情况： 1. VOL电压正常，测试通过； 2. 在正确输出逻辑0条件下，VOL电压测量值高于最大限定，测试不通过； 3. 在错误的输出条件下，如逻辑1，VOL电压测量值远高于最大限定，测试不通过。 这种情况下，datalog中将显示程序中设定的钳制电压值。 当故障（failure）发生时，我们需要观察datalog中的电压测量值以确定故障类型，是上述的第2种情况？还是第3种？ Datalog of: VOL/IOL Serial/Static test using the PMU Pin Force/rng Meas/rng Min Max Result PIN1 12.0mA/20mA 130mV/8V 400mV PASS PIN2 12.0mA/20mA421mV/8V400mV FAIL PIN3 4.0mA/10mA 125mV/8V400mV PASS PIN4 4.0mA/10mA 90mV/8V 400mV PASS PIN5 8.0mA/10mA 205mV/8V 400mV PASS PIN6 8.0mA/10mA 5.52V/8V400mV FAIL 如果只是测量值高于最大限定，则很可能是器件自身的缺陷，如上面datalog中pin2的失效，从中我们可以看到测试发生时预处理成功实现，器件处于正确的逻辑状态，而输出端的阻抗稍大。这有可能是测试硬件上的阻抗附加到了其中，因此对测试机及测试配件的校验工作就显得很重要了。 故障也可能是因为器件没有正确地进行预处理而导致逻辑状态不对引起的，上面datalog中pin6的失效就是这种情况。 在进行DC测试之前，应该保证进行预处理的向量正确无误，这就要将预处理工作当作一项功能测试来进行。在测试流程中，代表预处理功能的测试项应该放到相应的DC测试项之前。只有它通过了保证了预处理已经正确实施，我们才去做DC测量；否则我们就要花时间去解决预处理功能的测试问题。同样，只有输出被设定为正确地状态，VOL/IOL测试才有意义。第四章.DC参数测试（6）-Gross IDDIDD Gross Current 在说Gross IDD之前，我们先说说什么是IDD。IDD的定义有很多，其中包括流过Drain to Drain（CMOS D极）的电流；Drain to GND的电流；Drain的leakage电流等等。普遍认为最符合实际的定义应该是：IDD的测试分动态和静态两种电流，动态IDD是器件在正常工作时，Drain对GND的漏电流，静态IDD是器件在静态时Drain对GND的漏电流。 理论讲Drain对Source是高阻的状态，如图4-7，在D-S没有正向偏置，G-S反向偏置，导电沟道打开后，D到S才会有电流的流过，但实际上由于自由电子的存在，自由电子的附着在SiO2和N+，导致D-S有漏电流，此漏电流就是IDD。在COMS电路中称为IDD，在TTL电路中称ICC。 这里我们先讲讲器件毛的IDD之和Gross IDD，它的意义在于在Open-Short测试之后，尽早地挑选出功耗较大的电路，因为功耗较大意味着器件存在结构缺陷，或者已经损坏。一般说来，器件的Gross IDD越大，其功耗越大。 图4-7.增强型MOS管结构及符号 Gross IDD测试方法 Gross IDD测试在CP测试中肯定存在，在FT测试中也可能包含，它测量的是流入VDD管脚的电流。理论上讲，IDD测试在器件功能正确且被成功预处理的情况下才能保证测量值的正确性，但是测试的效率性要求Gross IDD通常在功能测试之前实施，这种情况下我们不知道器件有没有被正确的预处理，因此Gross IDD的边界我们通常放得很宽。 首先，Reset器件或者将所有的输入管脚设置为固定的状态低或者高，VIL设置为0V，VIH设置为VDD；所有的输出管脚与负载断开输出电流会增加IDD的测量值从而引起误判。其次，正确地并且尽可能简单地预处理相应的功能，使器件进入稳定的状态。接下来就是测量进入器件的整体供电电流了，电流超出界限则表示功耗过大、器件失效，直接退出测试并被丢弃。 初次开发时，如果发现IDD测试很大，建议用万用电表测量没有放IC时，测试socket 上电源到地的电阻，如果电阻比较小，说明你焊接可能导致有些虚短，要查下电路；其次在电源端加上VDD，看是否电压有被拉下的情况。还有通常VDD pin 会放置bypass电容，电容的作用是滤波，滤掉高频的成分，但是电容有时也会影响IDD的测试，比如电容被击穿，电容过大但DELAY时间给的不够，导致电压在没有上升到VDD的时候进行测量。还有IC与测试座接触不好的时候，也会导致IDD较大。 前面说过，边界（limit）会放得比较宽，那如何确定呢？首先想到的当然是器件规格书，通常将边界设置为器件规格书中额定参数的2-3倍。但是有时候我们会发现器件的规格书中”IDD Current Limit”一栏写着”TBD”（to be determined），这时候，我们就需要通过实际测试去确定此项参数，通常是测试一定数量的芯片，观察其IDD电流读数，得出平均的合理的参数，再以其2-3倍作为边界。 图4-8.Gross IDD测试 阻抗计算 Gross IDD测量的是器件VDD和地之间的总的阻抗，例如VDD定义在5.25V、IDD上限限制在45mA，则我们通过欧姆定律就可以知道器件所允许的最小阻抗。如图4-9的等效电路，我们可以知道边界情况相当于测试了一个117ohm的电阻。 图4-9.阻抗计算等效电路 故障寻找 打开datalogger观察测量结果，拿一颗标准样片（良品）测试后，其测试结果不外乎以下三种情况： 1. 电流在正常范围，测试通过； 2. 电流高于上限，测试不通过； 3. 电流低于下限，测试不通过。 Datalog of: Gross IDD Current using the DPSPin Force/rng Meas/rng Min Max Result DPS1 5.25V/10V 11.7mA/50mA -1mA +45mA PASS 当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从socket上拿走，运行测试程序空跑一次，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。 注：0电流在datalogger中可能显示的不是0.0，对于不同的量程，有着相应的分辨率，如对于20mA的量程，它的0电流显示在datalogger上也许就是0.01mA。 第四章.DC参数测试（7）-Static IDDIDD Static Current 静态指器件处于非活动状态，IDD静态电流就是指器件静态时Drain到GND消耗的漏电流。静态电流的测试目的是确保器件低功耗状态下的电流消耗在规格书定义的范围内，对于依靠电池供电的便携式产品的器件来说，此项测试格外重要。下表是一个静态电流参数的例子： Parameter Description Test Conditions Min MaxUnits IDD Static PowerSupply Current VDD=5.25V Input=VDD Iout=0 +22uA 测试方法 静态IDD也是测量流入VDD管脚的总电流，与Gross IDD不同的是，它是在运行一定的测试向量将器件预处理为已知的状态后进行，典型的测试条件是器件进入低功耗状态。测试时，器件保持在低功耗装态下，去测量流入VDD的电流，再将测量值与规格书中定义的参数对比，判断测试通过与否。VIL、VIH、VDD、向量序列和输出负载等条件会影响测试结果，这些参数必须严格按照规格书的定义去设置。 设计人员应该准备准确的向量序列以完成对器件的预处理，将器件带入低功耗模式，如果向量的效果不理想，则需要进一步完善，精准的预处理序列是进行静态IDD测试的关键。 测试硬件外围电路的旁路电容会影响测试结果，如果我们期望的IDD电流非常小，比如微安级，在测量电流前增加一点延迟时间也许会很有帮助。在一些特殊情况中，甚至需要使用Relay在测量电流前将旁路电容断开以确保测量结果的精确。 图4-10.静态电流测试 阻抗计算 静态电流测试实际上测量的也是器件VDD和GND之间的阻抗，当VDD电压定义在5.25V、IDD上限定义在22uA，根据欧姆定律我们能得到可接受的最小阻抗，如图4-11，最小的阻抗应该是238.636欧姆。 图4-11.等效电路 故障寻找 静态电流测试的故障寻找和Gross IDD大同小异，datalog中的测试结果也无非三种： 1. 电流在正常范围，测试通过； 2. 电流高于上限，测试不通过； 3. 电流低于下限，测试不通过。 Datalog of: Static IDD Current using the PMUPin Force/rng Meas/rng Min Max Result VDD1 5.25V/10V 19.20uA/25uA -1uA +22uA PASS 同样，当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从socket上拿走，运行测试程序空跑一次，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。 在单颗DUT上重复测试时，静态电流测试的结果应该保持一致性，且将DUT拿开再放回重测的结果也应该是一致和稳定的。 第四章.DC参数测试（8）-IDDQ & Dynamic IDDIDDQ IDDQ是指当CMOS集成电路中的所有管子都处于静止状态时的电源总电流。IDDQ测试目的是测量逻辑状态验证时的静止（稳定不变）的电流，并与标准静态电流相比较以提升测试覆盖率。 IDDQ测试运行一组静态IDD测试的功能序列，在功能序列内部的各个独立的断点，进行6-12次独立的电流测量。测试序列的目标是，在每个断点验证验证总的IDD电流时，尽可能多地将内部逻辑门进行开-关的切换。 IDDQ测试能直接发现器件电路核心是否存在其他方法无法检测出的较小的损伤。 IDD Dynamic Current 动态指器件处于活动状态，IDD动态电流就是指器件活动状态时Drain到GND消耗的电流。动态电流的测试目的是确保器件工作状态下的电流消耗在规格书定义的范围内，对于依靠电池供电的便携式产品的器件来说，此项测试也是很重要的。下表是一个动态电流参数的例子： Parameter Description Test Conditions Min MaxUnits IDD Dynamic PowerSupply Current VDD=5.25V f=fMAX=66MHz18mA 测试方法 动态IDD也是测量流入VDD管脚的总电流，通常由PMU或DPS在器件于最高工作频率下运行一段连续的测试向量时实施，测量结果与规格书中定义的参数对比，判断测试通过与否。与静态IDD测试相似，VIL、VIH、VDD、向量序列和输出负载等条件会影响测试结果，这些参数必须严格按照规格书的定义去设置。 一些测试系统拥有使用DPS测量电流的能力，但是硬件所提供的精度限制了其对低电流测试的可靠度。如果DPS测量电流的精确度不足以胜任我们对精度的要求，我们就需要使用PMU来获取更高精度，代价是测试时间的增加。 设计人员应该准备准确的向量序列以完成对器件的预处理，将器件带入最高功耗的工作模式，如果向量的效果不理想，则需要进一步完善，精准的预处理序列也是进行动态IDD测试的关键，测试硬件外围电路的旁路电容也会影响测试结果。如图4-12。 图4-12.动态电流测试 阻抗计算 动态电流测试实际上测量的是器件全速运行时VDD和GND之间的阻抗，当VDD电压定义在5.25V、IDD上限定义在18mA，根据欧姆定律我们能得到可接受的最小阻抗，如图4-13，最小的阻抗应该是292欧姆。 图4-13.等效电路 故障寻找 动态电流测试的故障寻找和Gross IDD也是大同小异，datalog中的测试结果也无非三种： 1. 电流在正常范围，测试通过； 2. 电流高于上限，测试不通过； 3. 电流低于下限，测试不通过。 Datalog of: Dynamic IDD Current using the DPS Pin Force/rng Meas/rng Min Max Result DPS1 5.25v/10v 12.4ma/25ma -1ma +18ma PASS 同样，当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从socket上拿走，运行测试程序空跑一次，和GrossIDD及静态IDD一样，测试结果应该为0电流；如果不是，则表明有器件之外的地方消耗了电流，我们就得一步步找出测试硬件上的问题所在并解决它，比如移走Loadboard再运行程序，这样就可以判断测试机是否有问题。我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。 测试动态IDD时，PMU上的时间延迟应该被考虑到，这需要我们做一些试验性的工作以确定这些因素。在一些特殊情况中，甚至需要使用Relay在测量电流前将旁路电容断开以确保测量结果的精确。在单颗DUT上重复测试时，动态电流测试的结果也应该保持一致性，且将DUT拿开再放回重测的结果也应该是一致和稳定的。 第四章.DC参数测试（9）- IIL / IIH入电流（IIL/IIH）测试 IIL是驱动低电平（L）时的输入（I）电流（I），IIH则是驱动高电平（H）时的输入（I）电流（I）。下表是256 x 4静态RAM的IIL/IIH参数说明： Parameter Description Test Conditions Min MaxUnits IIL，IIHInput Load Current VDD=5.25V VssVinVDD-1010uA 测试目的 IIL测试测量的是输入管脚到到VDD的阻抗，IIH测量的则是输入管脚到VSS的阻抗。此项测试确保输入阻抗满足参数设计要求，并保证输入端不会吸收高于器件规格书定义的IIL/IIH电流。另外，这也是验证和发现COMS工艺制程中是否存在问题的好方法。IIL/IIH测试方法有不少，下面一一表述。 串行（静态）测试法 进行IIL测试时，首先电源端施加VDDmax，所有的输入管脚通过Pin Driver施加VIH预处理为逻辑1状态；接着通过切换将DC测量装置（如PMU）连接到待测的管脚，驱动低电平输入，测量其电流并与期间规格书中定义的IIL边界进行比较；完成后再切换到下一个待测引脚。这个过程不断重复直到所有的输入管脚均完成测试。 图4-14.串行/静态测试（IIL） 与之类似，进行IIH测试时，首先电源端施加VDDmax，所有的输入管脚通过Pin Driver施加VIL预处理为逻辑0状态；接着通过切换将PMU连接到待测的管脚，驱动高电平输入，测量其电流并与期间规格书中定义的IIH边界进行比较；完成后再切换到下一个待测引脚。这个过程不断重复知道所有的输入管脚均完成测试。与IIL不同之处在于，IIH测试要求电压钳制，测试时要确认VDD、Vin及IIL/IIH limit等的设置正确。 图4-15.串行/静态测试（IIH） 在对某个管脚进行测试时，IIL测试和IIH 测试是交替而独立进行的，先驱动低电平测量电流，再驱动高电平测量电流，然后管脚在下一个管脚测试前恢复为最初的状态。 串行静态测试的优点在于，可以单独地每一个管脚上的电流；另外，因为被测的管脚与其它输入管脚接受的电平不一样，故管脚与管脚之间的漏电流路径都会显现。缺点也是有的，那就是测试时间的增加。 注意，对于一些类型的DUT，将所有输入设置为低或者高也许会引起一些问题，如将器件带入未知状态，这需要事先对待测器件的功能真值表进行确认。还要注意的是，其他双向IO管脚在进行IIL/IIH测试时可能会意外打开，如果这些引脚由测试机驱动，高的IDD电流可能引起DUT内部供电电压低于输入测试电压，以便输入保护装置吸收多出的电流；如果DUT是CMOS工艺，就算这些双向IO管脚处于悬空状态，依然有高电流产生的可能。解决方法是，在这些管脚上加上输出负载，把它们固定成逻辑1或逻辑0电平，这样即使它们打开了，电流也被负载电路给限制了。阻抗计算 当管脚上施加的是VDD电平，IIL/IIH测试实际上测量的是此管脚到VSS的阻抗；相反，当管脚上施加的是VSS电平，IIL/IIH测试实际上测量的则是此管脚到VDD的阻抗。通过施加电压测量电流，我们可以根据欧姆定律计算出其输入阻抗。器件的规格书定义了输入管脚施加VDDmax电压下允许流入管脚的最大电流，从中我们可以得出器件必需具备的最小输入阻抗。如图4-16情况下，输入阻抗必须大于525Kohm测试才会通过。 图4-16.IIL/IIH阻抗计算 并行测试法 有些测试系统拥有per pin PMU的架构，这允许它进行并行的漏电流测试。所谓并行就是所有的输入管脚同时而独立地施加电压并进行电流测量驱动逻辑1到所有的输入管脚，同时测量它们的电流；接着驱动逻辑0到所有的输入管脚，再去测量它们的电流。测量的结果与程序中设定的边界相比较以判断器件通过与否。 并行漏电流测试的优点在于其速度快，所有的待测管脚同一时间测试完毕，节省了大量测试时间。缺点有二，一是因为所有管脚同时施加相同的电平，管脚间的漏电流难以发现；二是要求测试机拥有per pin PMU结构，增加了硬件成本。 图4-17.并行测试（IIL/IIH） 集体测试法 部分测试系统能够进行集体漏电流测试（群测），就是单个的PMU连接到所有的输入管脚，在同一时间测量整体的电流：驱动所有输入管脚到逻辑1点平，测量总电流；再驱动所有输入管脚到逻辑0点平，测量总电流。测量的结果与程序中设定的边界相比较以判断器件通过与否。 集体测试法的电流边界是基于器件规格书中的单独管脚的限定而设置的，如求和。如果实际测量的电流值，则我们通常需要按照前面介绍的串行/静态测试法对每个管脚进行独立的测试。群测法对COMS器件的测试效果较好，因为COMS器件的输入阻抗较高，通常我们测得的都是0电流，如果有异常，表现很明显。部分情况下不能使用群测法，如有特定低阻抗的输入管脚，外接上拉、下拉等情况，它们消耗的电流必然较大。 群测法的优点自不必说，能在短时间内迅速地进行漏电流的测试而不必强调per pin PMU结构，算是融合了串行和并行各自的优点；但是有缺点也是必然的：测试对象有限，只能运用于高输入阻抗的器件；单独管脚的漏电流无法知道；出现fail的情况必须用串行/静态测试法重新测试。 图4-18.集体测试（IIL/IIH） 故障寻找 打开datalogger观察测量结果，测试某个器件后，其测试结果不外乎以下三种情况： 1. 电流在正常范围，测试通过； 2. 电流高于上限或低于下限，测