实验八 利用有限状态机进行时序逻辑的设计.doc_第1页
实验八 利用有限状态机进行时序逻辑的设计.doc_第2页
实验八 利用有限状态机进行时序逻辑的设计.doc_第3页
实验八 利用有限状态机进行时序逻辑的设计.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验八 利用有限状态机进行时序逻辑的设计实验目的1 掌握利用有限状态机实现一般时序逻辑分析的方法；2 进掌握用Verilog编写的有限状态机的标准模板。实验内容1 学习Verilog HDL 设计课件。2 设计一个串行数据检测器。要求是：连续4个或4个以上为1时输出为1，其他输入情况下为0。实验原理参考Verilog HDL 学习课件。在数字电路中已经学习过通过建立有限状态机来进行数字逻辑的设计，而在VerilogHDL硬件描述语言中，这种设计方法得到进一步的发展。通过Verilog HDL提供的语句，可以直观地设计出更为复杂的时序逻辑的电路。关于有限状态机的设计方法在教材中已经作了较为下面是一个简单指令译码电路的设计示例。该详细的阐述，在此就不赘述了。下例是一个简单的状态机设计，功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能，有限状态机共提供了8个状态（包括初始状态IDLE）。模块源代码：/-文件名 seqdet.v-module seqdet(x,z,clk,rst,state);input x,clk,rst;output z;output2:0 state;reg2:0 state;wire z;parameter IDLE=d0,A=d1,B=d2,C=d3,D=d4,E=d5,F=d6,G=d7;assign z=(state=E&x=0)?1:0;always (posedge clk)if(! rst)beginstate=IDLE;endelsecasex(state)IDLE:if(x=1)begin state=A;endA:if(x=0)beginstate=B;endB:if(x=0)beginstate=C;endelsebeginstate=F;endC: if(x=1)beginstate=D;endelsebegnstate=G;endD:if(x=0)beginstate=E;endelsebeginstate=A;endE:if(x=0)beginstate=C;endelsebeginstate=A;endF:if(x=1)beginstate=A;endelsebeginstate=B;endG:if(x=1)beginstate=F;enddefault:state=IDLE;endcaseendmodule实验步骤1在教师的指导下，学习Verilog HDL课件。2由教师演示max+plus软件的文本设计流程。3参考课件实例，动手操作软件，按照流程做完从新建文件，编译，仿真，分配引脚等软件操作部分的全过程。4参考上述实例，完
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论