数字电子技术期末试卷--A卷.doc_第1页
数字电子技术期末试卷--A卷.doc_第2页
数字电子技术期末试卷--A卷.doc_第3页
数字电子技术期末试卷--A卷.doc_第4页
数字电子技术期末试卷--A卷.doc_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

华南农业大学珠江学院期末考试试卷2010-2011学年度 下 学期 考试科目:数字电子技术考试年级:_2009_级 考试类型:(闭卷)A卷 考试时间: 120 分钟学号 姓名 年级专业 题号一二三四五六七总分得分得分评卷人一、判断题(本大题共15小题,每小题1分,共15分,将答案填入下表,用“”、“X”表示)1234567891011121314151、 在数字电路中,逻辑1比逻辑0大。 【 N 】2、卡诺图化简后的卡诺圈数就是与或表达式中的乘积项数。 【 Y 】3、99个“1”异或的结果是1。 Y4、已知逻辑变量(A+B)C=(A+B)D,所以C=D。 【 N 】5、组合逻辑电路和时序逻辑电路是同一类型的数字电路. 【 N 】6、统计输入计数脉冲信号CP个数的电路,称为计数器. 【 Y 】7、在普通编码器中,任何时刻都只允许输入两个编码信号,否则输出将发生混乱。 【 N 】8、若两个函数具有不同的逻辑表达式,则两个逻辑函数必然不相等。 【 N 】9、同步时序逻辑电路具有统一的时钟CP控制。 【 Y 】10、D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能。 【 】11、组合逻辑电路中有具有记忆功能的逻辑部件。 【 N 】12、触发器的0状态定义为:Q=0, =0. 【 N 】13、现态和次态是两个相邻离散时间里触发器输出端的状态. 【 Y 】14、一个四位数比较器进行数值比较时,只有四位数全部比较完才能 产生比较结果。 【 N 】15、TTL三态门常用于实现总路线结构。 【 y 】得分评卷人二、单项选择题(本大题共15小题,每小题1分,共15分,将答案填入下表)1234567891011121314151、 十进制数25用8421BCD码表示为【 】。A、10 101 B、0010 0101 C、100101 D、101012、组合逻辑电路的特点是【 】。A、含有存储元件 B、输出、输入间有反馈通路 C、电路输出与以前状态有关 D、全部由门电路构成3、下列函数中【 】式是函数Z=AB+AC的最小项表达式。A、 B、 C、 D、 Z=4、在何种情况下,“或非”运算的结果是逻辑“0” 【 】 A、全部输入为“0” B、全部输入为“1” C、任一输入为“0”,其他输入为“1” D、 任一输入为“1”5、,它们的逻辑关系是【 】。A、 B、 C、 D、和互为对偶式6、 逻辑函数 的反函数为【 】。A、 B、 C、 D、 7、七段显示译码器,当译码器七个输出端状态为abcdefg=0011111时(高点平有效),译码器输入状态(8421BCD码)应为【 】。A、0011 B、0110 C、0101 D、01008、 对于TTL与非门闲置输入端的处理,不应该【 】。A、接电源 B、通过电阻3k接电源 C、接地 D、与有用输入端并联9、下列电路中,【 】不是时序电路。A、计数器 B、触发器 C、寄存器 D、译码器10、 边沿触发JK触发器的特征方程是【 】A、Q =+k B、Q=+C、Q=J+ D、Q=J+K11、设计一个8421BCD码(十进制)计数器至少需要【 】个触发器。 A、 3 B、 4 C、 5 D、 1012、四位二进制减法计数器的初始状态为1001,经过100个CP时钟脉冲作用后的状态为【 】。 A、 1100 B、 1101 C、 0110 D、 010113、n位扭环形计数器,其有效状态数为【 】。 A、 n B、 2n-1 C、 2n D、 14、下图所示电路中,CP脉冲的频率为4KHZ,则输出端Q的频率为【 】。A、 1 kHZ B、 2 kHZ C、 4 kHZ D、 8 kHZ15、下列时序电路的状态图中,具有自启动功能的是【 】18、19、20、得分评卷人三、填空题(本大题共12小题,每空1分,共15分) 1、十进制数150转换成二进制数是_;二进制数10101.0111B转换成八进制数是_.2、逻辑代数中A+1= ,A+A= ,A+= 。3、若有共阴极七段LED数码管,应选用输出端为_电平有效的显示译码器。4、八路数据分配器,其地址输入端有 个。5、下图为某RS触发器,已知输入端信号,此时 Q 的状态为_。6、已知某逻辑函数的真值表如下表所示,F的最简与或式为 。7、某逻辑门输入A、B和输出F的波形如下图,则F(A,B)的表达式是_。 8、下图为四选一数据选择器,AB为地址信号,当AB=01时,Y= 。9、D触发器,要使Qn+1=Qn,则输入D= 。10、3线8线译码器(74LS138)的连接图如下图所示,则F的表达式为:F=_。11、JK触发器如右图: 假设JK触发器Q=0,使=1,=0,J=1,K=0,当CP下降沿到来时,Q=_12、右图是由74LS163构成的计数器,其中为同步清零端, 为同步置数端,该计数器为_进制计数器.得分评卷人四、逻辑函数化简(本大题共2小题,每小题6分,共12分) 1、2、Y2=F(A、B、C、D)=(0、1、2、7、8、9、11)+(3、6、10)五、作图题: (本大题共2小题,每小题6分,共12分)1、边沿JK触发器CP、J、K的波形如下图所示,画出触发器Q与的波形,设触发器初始状态为0. 2、电路如下图所示,FF0为T型触发器,FF1为T型触发器,它们的初始状态均为0,画出Q0、Q1的波形.得分评卷人六、分析题:(本大题共1小题,每小题13分,共13分) 1、如下图所示的时序逻辑电路,设触发器的初始状态均为0,试分析:(1) 写出驱动方程、状态方程、输出方程。(2) 画出状态表和状态转换图,并说明该电路功能;(3) 验证该电路能否自启动。 1. 驱动方程:D0 = D1 = D2 = 2.状态方程:Q0n+1 =Q1n+1 =Q2n+1 =3.输出方程:Y=4.状态转换表:5.状态转换图:6.电路的逻辑功能:7.分析电路能否自启动:得分评卷人七、设计题: (本大题共2小题,共18分)1、触发器转换 (每小题4分,共8分) (1)将下图中的J-K触发器转换成触发

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论