组成原理资料1.doc

第六章 总线系统总线的概念：是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。一个单处理器系统中的总线，大致分三类：（1） 内部总线 CPU内部连接各寄存器及运算部件之间的总线 （2） 系统总线 CPU同计算机系统的其他高速功能部件 如存储器（3） I/O总线 中、低速I/O设备之间互相连接的总线总线带宽：衡量总线性能的重要指标，定义为总线本身所能达到的最高传输速率，单位是兆字节每秒（MB/S）。根据连接方式不同，单机系统中采用的总线结构有两种基本类型：1、单总线结构 2、多总线结构单总线结构特点：所有的高速设备和低速设备都挂在同一个总线上，且总线只能分时工作，即某一时间只能允许一对设备之间传送数据，这使信息传送的效率和吞吐量受到极大限制。多总线结构特点：高速、中速、低速设备连接到不同的总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响高速总线。总线的内部组成：数据传送总线（由地址线、数据线、控制线组成） 仲裁总线 （包括总线请求和总线授权）中断和同步总线（用于处理带优先级的中断操作，如中断请求线、中断认可线）公用线（包括时钟信号线、电源线、地线等）总线的传送方式：（1）串行传送（特点：信息以串行方式传送，只有一条传输线，且采用脉冲传送。按顺序每次传送一位，以第一个脉冲信号表示数码的最低有效位，以最后一个脉冲信号表示数码的最高有效位。注意：串行传送时低位在前，高位在后。优点：只需要一条传输线，成本比较低廉，对长距离传输特别重要; 串行传送的主要缺点：传输速率低。）（2）并行传送（特点：每个数据位都需要单独一条传输线，采用电位传送。最上面的线代表最高有效位，最下面的线代表最低有效位。由于所有的位同时被传送，所以并行数据传送比串行数据传送快得多；缺点：不适合远程传输。出于速度和效率上的考虑，在系统总线上传送信息必须采用并行传送方式。）（3）分时传送（特点：一是采用总线复用方式，即同一套设备在不同时间传送不同信息。另一种概念是分时使用总线，即不同设备在不同时间传送同一类信息）总线的接口接口的作用：消除互连双方之间的差异，使双方能够正常传送数据。互连双方之间可能存在的主要差异包括信号差异、数据格式差异、传输速度的差异。总线的功能。除了起到消除差异的作用之外，接口还要协助控制方对被控方实施控制，同时为被控方向控制方传递状态反馈信息。归纳起来，典型的接口通常具有如下功能： 控制：协助控制方对被控方实施控制。 状态：为被控方向控制方传递状态反馈信息。 转换：进行信号转换、数据格式转换等。起到转换器的作用。 缓冲：协调双方在数据传输速度上的差异。起到缓冲器的作用。 中断控制：当CPU与其它功能部件之间采用中断方式传送数据时，接口还要具备中断请求、响应、屏蔽等功能。一个适配器必须有两个接口：一是和系统总线的接口，二是和功能部件的接口。总线仲裁的意义：为了解决多个主设备同时竞争总线控制权的问题。仲裁的策略：一般采用优先级或公平策略进行仲裁。如：在多处理系统中对各CPU模块的总线请求采用公平原则来处理，而对I/O模块的总线请求采用优先级策略。总线仲裁方式有集中式仲裁和分散式仲裁两类。集中式仲裁的实现方式有链式查询方式、计数器定时查询方式和独立请求方式。链式查询方式主要特点：总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。链式查询方式优点：仲裁总线简单；容易扩充设备。缺点：响应速度慢；对查询链的电路故障敏感；优先级固定。计数器定时查询方式计数器定时查询方式优点：可以灵活改变优先级。缺点：响应速度慢；仲裁总线较复杂；设备扩充能力受限。独立请求方式特点：每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。优点：响应速度快；对优先级的控制很灵活。缺点：受BR和BG端数的限制，不易扩充设备。总线的定时：是指事件出现在总线上的时序关系。意义：为了同步主、从双方的操作，必须制定定时协议。总线的一次信息传送过程：大致可分为如下五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）同步定时特点在同步定时协议中，事件出现在总线上的时刻由公共的总线时钟信号来确定。每个事件都被控制在总线时钟信号的上升沿或下降沿出现。异步定时特点：异步定时没有统一的定时时钟，总线上的事件何时发生，何时结束，都没有固定的时间限制。在异步定时协议中，以总线上各事件的发生顺序为基础，规定：只有前一事件在总线上出现了，后一事件才能出现。前后事件之间的这种时间上的制约机制，称为互锁机制。第五章 中央处理器CPU的四项基本功能： 指令控制：即程序的执行顺序控制。 操作控制：产生每条指令所需的操作信号，用以控制相应部件按指令的要求进行操作。 时间控制：对各种操作实施时间上的定时。时间控制有两方面的含义：一是控制各种操作的先后次序；二是控制各种操作的起、止时间。计算机的各种操作都必须在严格的时间控制之下进行。 数据加工：对数据进行各类运算处理。CPU的基本组成部件及其功能现在的CPU中，除运算器和控制器两大部件外，通常还集成有浮点运算协处理器和 L1 cache。连接CPU内各部件的数据通路（即内部总线）也是CPU必不可少的重要组成部分。控制器：由程序计数器（PC）、指令寄存器（IR）、指令译码器（ID）、时序产生器和操作控制器组成。其主要功能有： 根据PC提供的地址，从主存中取出一条指令，并自动形成下一条指令的地址（PC自动增量）。 对取出的指令进行译码，并产生指令执行所需的操作控制信号，指挥有关部件做相应的操作。 根据所产生的操作控制信号，控制CPU、内存和I/O设备之间的数据流动方向（即建立数据通路）。运算器：由算术逻辑单元（ALU）、通用寄存器、数据缓冲寄存器DR和状态条件寄存器PSW组成。其主要功能有：执行所有的算术运算；执行所有的逻辑运算，并进行逻辑测试。指令周期：CPU取出并执行一条指令的时间。由于指令功能的复杂程度不同，指令周期的长度不尽相同。CPU周期：将一个指令周期中的工作进行分解，如分为取指令，取操作数，运算，存结果等基本操作，每个基本操作的工作时间称为一个CPU周期，也称为机器周期。通常以CPU做一次内存读/写操作的时间来定义CPU周期。时钟周期：CPU工作时间的基本度量单位，由一个具有固定频率的外部时钟信号源向CPU提供。微程序控制的基本思想是：仿照通常的程序设计的方法，把操作控制信号编成所谓的“微指令”，存放到一个只读存储器里。当机器运行时，一条又一条地从这个只读存储器中读出这些微指令，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。微命令：控制部件通过控制线向执行部件发出的各种控制命令。微操作：执行部件接受微命令后所进行的操作。相容(斥)性的微操作：（不）可以同时或在同一个CPU周期内并行执行的微操作。微指令：在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合。一条机器指令的指令周期包含多个CPU周期，每个CPU周期都对应一条微指令。微程序：由一条机器指令所对应的多条微指令构成的序列。机器指令的功能，是通过执行所对应的微程序来实现的。微程序存于控制存储器中。一条微指令分为两大部分：操作控制部分和顺序控制部分。由微指令提供的控制信号都是节拍电位信号，它们都在整个CPU周期内保持有效。对各控制信号的时间控制，由节拍脉冲信号来实现。微程序控制器的组成部分有： 控制存储器。存放所有机器指令的微程序。 微指令寄存器。分为微命令寄存器和微地址寄存器。 地址转移逻辑。形成微程序的转移地址。微命令编码直接表示法：操作控制字段的每一位表示一个微命令。 优点：微指令执行速度快，时间效率好。 缺点：微指令字较长（因为微命令的种类较多），需要占用较大的控存空间，空间效率较差。编码表示法：将全部微命令分为几个小组，同一组中的微命令必须互为相斥性。对每组微命令进行编码，再使用译码器根据输入的微命令编码产生微命令输出。混合表示方法：前两种方法的混合使用微地址的形成方法（1）计数器方式：（2）多路转移方式v 一条微指令具有多个转移分支的能力称为多路转移。v 多路转移方式要求微指令的顺序控制部分包含判别测试字段和直接地址字段。v 当微程序需要分支时，由判别测试标志和所要测试的状态条件，按一定的逻辑规则，对直接地址字段中的某些特定位进行修改，以此产生目标微指令的地址。v 修改直接地址字段的位数，取决于具体的判别测试可能产生的分支数。第四章 指令系统机器指令：是使计算机完成一个独立操作的命令。指令系统：一台计算机中所有机器指令的集合。系列机：是指基本指令系统相同、基本体系结构相同的一系列计算机。CISC：复杂指令系统计算机RISC：精简指令系统计算机指令格式基本组成：机器指令的一般格式 操作码 地址码操作码：指令的编号操作码的设计：对操作码长度的设计有两种方案，即固定长度操作码和可变长度操作码。固定长度操作码：是指一个指令系统中，所有指令的操作码长度均等于一个统一的固定值。设所需设计的指令数为 n，则操作码长度 = log2 n可变长度操作码：是指，在一个指令系统中，根据各种指令在实际使用中的概率不同，为其设计不同长度的操作码。使用概率越高，操作码越短。地址码：提供指令操作数的存储地址。根据指令操作功能的不同，指令中涉及的地址码个数也有所不同。分别有零地址指令、一地址指令、二地址指令和三地址指令。二地址指令，又可分为三种类型：SS型，RR型和RS型。指令字：机器指令的二进制代码序列指令字长度：指令字的二进制位数v 指令字长度是字节长度的整数倍。v 单字长指令（指令字长度等于机器字长度的指令）；双字长指令（指令字长度等于两个机器字长度的指令）；半字长指令（指令字长度等于半个机器字长度的指令）。v 等长指令字结构（即各种指令字长度是相等的）和变长指令字结构（即各种指令长度随指令功能而异）指令的寻址方式有：顺序寻址方式：当程序指令顺序执行时，由PC的自动增量计数，形成所需执行的指令地址。跳跃寻址方式：当程序执行产生分支（或转移）时，由专门的转移指令，将转移的目标指令地址强行置入PC，从而改变程序执行的顺序。指令的种类：1. 数据传送指令2. 算术运算指令3. 逻辑运算指令（包括移位操作指令）4. 程序控制指令5. 输入输出指令6. 字符串操作指令7. 处理机控制指令。8. 特权指令。用于操作系统，进行资源分配与管理等RISC（精简指令系统）具有以下主要特点： 指令系统中只保留那些必不可少的、使用频率很高的简 单指令，指令条数少； 指令长度固定，通常为单字长，取指快；指令格式种类少，寻址方式少而简单； 只有取数/存数指令（LOAD/STORE）可以访问存储器，其余指令的操作均在寄存器之间进行； 采用硬布线控制器； 设置大量通用寄存器； 采用流水线技术。第三章 存储系统存储器体系结构的意义：只有采用多种各具优势的存储器构成多级存储体系，才能兼顾速度快、容量大、价格低的要求。 主存各项性能指标的含义：v 存储容量：存储器所包含的存储单元总数。一般通用计算机以一个 8 位字节为一个存储单元。v 存取时间：从启动存储器，到完成一次存储器存取操作所经历的时间。v 存储周期：存储器相邻两次启动所需的最小时间间隔。单位： ns 。一般总有：存储周期 存取时间。v 存储器带宽：存储器在单位时间内的信息存取量。DRAM存储位元的记忆原理DRAM存储位元是利用电容的两种状态充满电荷或未充电荷来表示二进制代码 1 或 0 的。DRAM存储器定期刷新的原因：电容会漏电和缓慢放电，所以需要经常刷新来保存数据DRAM存储器的刷新问题：刷新操作是DRAM存储器内部的维护操作。在此期间，将禁止CPU对存储器的访问。 DRAM的刷新方法：每次读操作，都伴随着一次刷新操作。 每次刷新操作，可对存储阵列的一行进行刷新。常用的刷新方式有：集中式刷新和分散式刷新。DRAM存储器芯片的外部引脚特征：为了减少芯片引脚数，DRAM芯片在需要 n 位地址时，芯片上只提供 n/2 个地址引脚，全部地址分两次送入芯片。DRAM存储器的优点：存储芯片集成度高，存储容量大。缺点：由于需要读出放大和刷新，其外围电路更复杂，工作效率较低，速度较慢基本的SRAM逻辑结构存储器与CPU之间需要有地址信息、数据信息和控制信号的传递，通过地址总线、数据总线和控制总线进行根据存储器操作的特点，对任何存储单元的操作，总是先传送地址信号，再传送读/写控制信号，最后传送数据信号。SRAM存储器的优点：执行速度快。缺点：集成度低ROM存储器的种类：ROM分掩膜ROM和可编程ROM两类。后者又分为PROM、EPROM和E2PROM（EEPROM）。可编程ROM的擦、写特点：PROM是一次性编程只读存储器。EPROM称为光擦除可编程只读存储器，是一种可多次编程的ROM。它采用紫外光照射的方式擦除存储的内容。E2PROM称为电擦除只读存储器。（电擦除方式）Cache存储器的作用：大幅提高CPU访存的平均速度。Cache存储器的工作原理：程序局部性原理程序的局部性原理：程序在一个局部的时间范围内对存储器的访问，通常集中在存储器的一个局部范围内。主存与 cache 的地址映射映射方式有全相联方式、直接方式和组相联方式三种。全相联方式地址变换：特点：主存块在存入 cache 时，可以映射到 cache 中任意一个空闲的块位置。直接映射方式地址变换：特点：主存第 i 区( i = 0,1,n-1)第 j 块( j = 0,1,