同步计数器的设计.doc_第1页
同步计数器的设计.doc_第2页
同步计数器的设计.doc_第3页
同步计数器的设计.doc_第4页
同步计数器的设计.doc_第5页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

成绩：实 验 报 告课程名称：数字逻辑实验项目：同步计数器的设计姓 名：池峰专 业：计算机科学与技术班 级：计算机07-05学 号：10040070532计算机科学与技术学院实验教学中心20 11 年 12月 01日哈尔滨理工大学计算机科学与技术学院实验教学中心 实验报告实验项目名称： 同步计数器的设计 一、实验目的1.掌握同步计数器的逻辑功能及应用；2.学会利用Verilog HDL;二、实验内容 试设计一个三位二进位加1同步计数器（摸8），其步骤如下：1. 根据逻辑要求写出计数器的状态转移表；2. 根据状态转移表写出输出方程和激励方程；3. 在MAX+PLUSII图形编辑窗口，调出7474正边沿触发的双D触发器元件及所需的逻辑门，然后根据输出方程连接电路，检查与编辑、平面配置、编辑、波形仿真或下载调试。三、实验用设备仪器及材料计算机、力浦LP-2900逻辑设计实验平台4、 实验原理及连线5、 实验程序module CKF(cp,reset,q,z,ledcom); input cp,reset;output2:0q;output z,ledcom;reg z;assign ledcom=1;always(posedge cp)beginif(!reset)begin q=0;z=0;endelse beginif(q!=3b111)begin q=q+1;z=0;endelsebegin q=0;z=1;endendendEndmodule6、 实验结果分析1、 仿真结果2、下载实验现象 1.cp在上升时，q2,q1,q0都为0时，q2+1,q1+1为0，q0+1为1时，z不亮；2.cp在上升时，q2,q1都为0时，q0为1时，q2+1,q0+1为0，q1+1为1时，z不亮；3.cp在上升时，q2,q0都为0时，q1为1时，q1+1,q0+1为1，q2+1为0时，z不亮；4.cp在上升时，q0,q1都为1时，q2为0时，q1+1,q0+1为0，q2+1为1时，z不亮；5.cp在上升时，q0,q1都为0时，q2为1时，q2+1,q0+1为0，q1+1为0时，z不亮；6.cp在上升时，q2,q0都为1时，q1为0时，q2+1,q1+1为1，q0+1为0时，z不亮；7.cp在上升时，q2,q1都为1时，q0为0时，q2+1,q0+1，q1+
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论