二章 CPU引脚功能等.doc

第二章 CPU组织结构第一节 8086编程结构CPU由两大部件构成：执行部件EU和总线接口部件BIU一、BIU（总线接口部件）1、功能（1）负责取指令（2）负责与M、I/O接口传送数据CPU执行程序的过程本质上是执行指令的过程（取指令、分析指令、执行指令）2、组成（1）段寄存器（CS、DS、SS、ES）（2）IP指令指针寄存器，指向将要执行的指令（3）地址加法器（图）：用于产生20位的物理地址，即CS*10H+IP=物理地址（4）指令队列：用于暂时存放将要执行的指令（图），FIFO（5）输入输出控制逻辑：用于控制CPU与外界的输入输出二、EU（执行部件）1、功能：分析指令、执行指令2、组成（1）通用寄存器（AX、BX、CX、DX）AX：累加器，算术运算，存放低位字BX：基址寄存器,查表CX：计数器DX：存放高位字、存放端口地址（2）专用寄存器（SP、BP、SI、DI）SP：堆栈指针寄存器，与SS一起确定堆栈栈顶单元地址BP：基址指针寄存器，指明数据区偏移地址，与SS一起确定堆栈中某一存储单元地址SI、DI：源、目的变址寄存器，与DS一起确定数据区某一存储单元地址，可自动加减，变址方便（3）标志寄存器PSWOFDFIFTFSFZFAFPFCF状态标志：运行后的结果信息OF：溢出标志，为1时溢出SF：符号标志，为1时表示是负数ZF：零标志，为1时结果为0CF：进位标志，为1时有进位或借位AF：辅助进位标志，为1时半字节有进位或借位PF：奇偶标志，为1时“1”的个数为偶控制标志：可以人为设置DF：方向标志，串操作时使用，为1时从高地址向低地址IF：中断标志，为1时允许可屏蔽中断TF：陷阱标志，为1时执行完一条指令产生内部中断，用于程序调试三、BIU、EU工作管理1、BIU、EU工作特点相互独立又可并行工作，从而大大提高系统运行的速度。（图）2、BIU取指令的原则（1）条件：当前队列至少有1（8088）至2（8086）个字节空时，且EU未请求访问M、I/O（2）规律：一般是按照指令的排列顺序依次取出，送入队列3、EU处于等待的情形（1）当前执行的是一条程序控制指令，如CALL、JMP、RET等（2）EU请求，M、I/O接口得不到BIU的响应 MOV WORD PTR 2000H1005H（3）队列为空四、总线周期的概念1、总线周期（机器周期）（1）时钟周期（T状态）时钟脉冲的重复周期，是CPU完成一个动作的最小时间单位。8086的频率为5MHZ，时钟周期为0.2微秒（2）总线周期CPU与输入输出设备进行一次数据交换所需要的时间，一个基本的总线周期由4个T状态组成（图）T1：送20位地址信号至地址总线ABT2：AD0-AD15高阻状态，A16-A19发出状态信息S3-S6T3：A16-A19保持状态信息S3-S6，访问的数据在AD0-AD15上出现T4：完成读写数据操作，完成总线周期（3）指令周期CPU执行一条指令所需要的时间，一般为1-N个总线周期2、等待周期（Tw）和空闲周期（Ti）（1）等待周期：在T3和T4之间插入的T，使CPU与外设能有效交换数据（2）空闲周期：系统总线处于空闲状态的周期，2个总线周期间的间隔第二节 8086引脚信号与工作模式一、最大工作模式和最小工作模式1、最小模式：单处理机系统工作模式，系统所有的总线控制信号都是由8086/8088给出的单处理机工作模式2、最大模式：系统中主要总线控制信号是由8288产生的多处理机或单处理机系统的工作模式二、引脚与功能 40pin1、地址数据总线（传送地址数据信息）（1）AD0-AD15：地址数据分时复用总线，双向三态，在T1时地址信号有效，T2为高阻状态，T3、T4读写信号有效（2）A16/S6-A19/S3：地址状态分时复用，单向单态，在T1时地址信号有效，T2-T4状态信号有效S3-S6表示CPU当前工作状态：当前使用的段寄存器、当前是否允许中断S6恒为0：与系统连接S5为1允许可屏蔽中断，为0不允许S4S3段寄存器00ES01SS10CS11DS2、控制总线CB（1）BHE/S7高8位数据允许/状态分时复用，输出三态，T1时BHE有效，T2-T4为S7（未定义）BHE/S7与A0的组合用以控制D0-D15上的数据传送，其中A0控制低8位上的数据传送，BHE控制高8位上的数据传送BHEA0操作引脚00从偶地址单元读写一个字D0-D1510从偶地址单元读写一个字节D0-D701从奇地址单元读写一个字节D8-D1501从奇地址单元读写一个字D0-D1510从偶地址单元读写一个字节D0-D7（2）NMI不可屏蔽中断请求信号，输入信号，高电平有效，不受IF影响，CPU执行完一条指令后即测试该引脚响应NMI条件：A、NMI=1B、指令周期结束C、无高级别中断请求（3）INTR可屏蔽中断请求信号，输入信号，高电平有效，受IF影响，IF=0不响应INTR响应INTR条件：A、INTR=1B、指令周期结束C、无高级别中断请求D、IF=1（4）RD 读信号，低电平有效，输出信号，用于控制M、I/O设备进行读操作，T2、T3、Tw、T4时有效。当RD有效时，根据引脚M/IO情况访问M或I/O接口（5）CLK 时钟信号，输入信号，其为CPU和系统提供工作时钟，以实现同步控制（6）RESET 复位信号，输入信号，高电平有效，为1时：A、使所有三态信号线呈高阻状态，系统回到初始状态B、0FFFFH送入代码段寄存器CS，指令队列、其他寄存器清零C、CPU从0FFFFH处执行程序D、对系统测试，引入DOS（7）READY，输入信号，高电平有效，T2下降沿有效，用来表示外设的当前状态，为1时，外设准备好，为0时没有准备好（8）TEST，输入信号，低电平有效（9）MN/MX，输入信号，为1时处于最小工作模式，0时最大工作模式（10）VCC（11）GND三、8086与8088引脚的区别80868088AD0-AD15AD0-AD7，A8-A15M/IOM/IOBHE/S7Ss0四、最小工作模式1、P24-P31功能 （1）INTA，中断响应信号，输出信号，低电平有效CPU执行两个总线周期（中断响应周期）响应可屏蔽中断：第一个周期CPU发一负脉冲用以对I/O设备响应，接着在第二周期读取中断类型码N（2）ALE，锁存信号，T2用以识别地址锁存信号（3）DEN，数据允许信号，输出，低电平有效，T2-T4时有用，作为数据收发器的开关信号（4）DT/R，数据发送/接收信号，输出，T1-T4时该信号有效，用以控制数据收发器的传送方向，为1时发送（写），0时接收（读）（5）M/IO，为1访问存储器，0时访问I/O设备（6）WR，写信号，输出，低电平有效，T2-T4起作用，用以控制对M、I/O进行写操作M/IORDWR操作001读I/O010写I/O101读M110写M（7）HOLD，总线请求信号，输入，高电平有效，CPU在每个时钟信号下降沿采集该信号（8）HLDA，总线响应信号，输出，高电平有效，是HOLD信号的回应，为1时，CPU放弃总线控制权，三态输出总线呈高阻状态，CPU响应时间为每个总线周期结束时2、最小工作模式组成MN/MX引脚接=5V电压一片时钟信号发生器 8284二片数据收发器 8286三片地址锁存器 8282（1）8282/8283地址锁存器或总线锁存器（锁存8位）作用：用以锁存A0-A19和BHE信号连接：图（2）8286/8287数据收发器作用：增加数据总线驱动能力，控制数据的接收、发送连接：图（3）8284时钟信号发生器作用：为CPU和其他接口芯片提供时钟脉冲、提供RESET、READY信号使系统同步连接：图五、最大工作模式1、P24-P31引脚功能（1）QS1、QS0（指令队列状态），输出当前工作状态，协调工作，及时控制总线（2）S2、S1、S0，输出信号，总线周期状态信号，T1、T2、T4时有效，总线控制器8288正是使用这三位信号传输系统需要的相关控制信号 见P33（3）LOCK总线锁存信号，输出，低电平有效当CPU执行一条含有前缀“lock”的指令时，LOCK=0，以示当前总线被锁存，不允许主设备占用（4）RQ0/GT0、RQ1/GT1总线请求/响应信号，双向RQ：向CPU发出的总线请求信号（HOLD）GT：CPU发给主设备的响应（HDLA）RQ0/GT0优先级别高于RQ1/GT12、最大工作模式组成一片时钟信号发生器 8284二片数据收发器 8286三片地址锁存器 8282一片总线收发器8288（1）总线收发器8288作用：A、对S2、S1、S0译码，转换成各种控制信号B、产生8282、8286的控制信号C、产生M、I/O的控制信号（图）引脚功能：CLKS2、S1、S0IOB工作模式信号，接地单处理机系统，=5V多处理机系统AEN地址使能信号，为1时8288命令无效CEN命令使能信号，为0时8288命令无效DEN数据使能信号，为0时8288命令无效第三节 8086存储器组织一、存储单元的地址和内容基本单位是二进制位（bit），8位为一个字节（Byte），16位为一个字（Word，分高位字节和低位字节），存储器以字节为单位，每一字节均有一个地址，用二进制数表示（无符号数，十六进制的书写形式）1、地址范围16位字长表示2的16次方个字节单元地址，即0-65535，0000H-0FFFFH。（说明：关于单位）2、存储单元中内容（举例）3、存储器的分段（1）即解决16字长表示20位地址。每段64K，用16位表示段内地址，每段大小根据需要决定，最大为64K，但必须从任一小段的首地址开始。（举例）（2）物理地址：每一存储单元有一个唯一的20位地址，用16位段地址加16位偏移地址构成。段地址即每一段的起始地址，是某一小段的首地址，十六进制表示时最末位为0，去除后为16位，相当于除以16。偏移地址是相对于段地址的偏移量，用EA表示。故物理地址=16*段地址+偏移地址例：1000:117A，1109:00EA，1025：0F2A的物理地址是多少？第四节 8086的操作和时序内部操作：CPU内部的外部操作：CPU对系统或系统对CPU的控制8086CPU操作有：l 系统的复位、启动l 暂停l 总线操作l 中断l 最小模式下的总线保持l 最大模式下的总线保持一、系统的复位与启动操作1、复位：0至R，指令队列空，0FFFFH至CS，三态线高阻状态2、启动：执行？处程序3、时序：P50（1）CPU发控制信号（2）控制信号的有效状态（3）控制信号先后发出顺序二、总线操作分读写两种操作1、最小模式下的总线读操作（1）发出访问M、I/O的控制信号（2）提供