第五章单元库设计new.ppt

1 第5章单元库设计技术单元库设计技术是当今VLSI设计的主要技术之一 借助这个设计技术可以获得性能优越的VLSIC 单元库是 专家系统 它是由经过精心设计和优化的电路单元模块所组成 这些电路单元模块具有独立的功能 优化的电路结构 理想的动态特性 经过优化和验证的版图 由这些单元模块组成的单元库为VLSI设计提供了性能优越的 高级 设计平台 或者说我们的设计是建立在高水平的设计基础之上 2 本章内容5 1单元库概念5 2标准单元设计技术5 2 1标准单元描述5 2 2标准单元库设计5 2 3输入 输出单元 I OPAD 1 输入单元补充 输入保护电路2 输出单元 1 倒相输出I OPAD 2 同相输出I OPAD 3 三态输出I 0PAD 4 开漏输出单元 5 掩模编程的输入 输出单元5 3积木块设计技术5 4单元库技术的拓展补充 门阵列 标准单元与可编程集成电路的比较 3 5 1单元库概念 在晶体管规则阵列技术中 采用晶体管构造逻辑 设计所面对的基本单元是晶体管 那时的基本单元只有三个 增强型NMOS晶体管 耗尽型NMOS晶体管和增强型PMOS晶体管 即使是门阵列 所处理的也还是如何将MOS晶体管 搭建 成常用的基本逻辑门 单元库技术所面对的直接是逻辑部件 即具有一定逻辑操作和运算功能的部件 它可能是一个逻辑门 也可能是一个功能块 甚至是一个功能相对完整的子系统 4 为什么要这样做呢 因为在设计中需要具有优越性能的模块 希望获得全局和局部都优化的集成系统 全局优化是由设计系统对逻辑单元进行布局和布线优化迭代完成 生成符合某些目标函数要求的设计结果 而局部优化则是通过对基本逻辑单元精心设计完成 两者的结合才能得到满意的设计结果 晶体管规则阵列技术是很难实现全局和局部同时优化的要求的 5 图5 1说明了采用门阵列结构所实现的两个基本逻辑门在性能上的差异 6 在第2章中 见书19页 曾介绍了逻辑门的等效倒相器设计方法 讨论了如何获得对称的输出波形的技术 即NMOS管和PMOS管的宽长比设计依据 毫无疑问 用门阵列可以很方便地构造与非门和或非门 但是 因为门阵列的基本构造单元是MOS晶体管 并且每个NMOS管的尺寸相同 每个PMOS管的尺寸也相同 结果是导致在构造不同的逻辑门时 出现输出波形上的不匹配 7 通过分析可以知道 如果以倒相器为对象来设计基本的晶体管尺寸 同样会使其他的逻辑门输出信号不对称 以任何一种逻辑门为参考都会有类似地结果 门阵列以整体结构优化 设计自动化程度高和设计周期短的优势在集成电路领域得到较为广泛的应用 但是 门阵列强调整体结构优化 在局部结构很难做到优化 究其根本原因是门阵列采用了尺寸相同的基本单元 通过不同的布线实现不同的逻辑 将必然出现能力的浪费和不足 要获得每个逻辑门都满意的设计结果 只有对每个逻辑部件都进行专门地设计 这就是单元库设计技术 8 对常用的逻辑部件个体分别进行精心的设计 验证 构成单元集合 单元库 设计系统根据集成电路或集成系统的需要调用这些单元完成设计 单元库设计技术分为两种主要的设计方法 标准单元设计技术和宏单元 积木块设计技术 9 5 2标准单元设计技术 5 2 1标准单元描述标准单元设计技术 是指采用经过精心设计的逻辑单元版图 按芯片的功能要求排列而成集成电路的设计技术 这些单元的版图具有以下三个特征 各单元具有相同的高度 可以有不同的宽度 10 单元的电源线和地线通常安排在单元的上下端 从单元的左右两侧同时出线 电源 地线在两侧的位置要相同 线的宽度要一致 以便单元间电源 地线的对接 单元的输入 输出端安排在单元的上下两边 要求至少有一个输入端或输出端可以在单元的上边和下边两个方向引出 引线具有上下出线能力的目的是为了线网能够穿越单元 11 有的设计系统要求单元在上下边引出线的位置及间隔以某个数值单位进行量化 位置和间隔量化的目的是使CAD系统布线简洁 目标准确 避免复杂的具体数值计算 由于单元设计上的规格化和标准化 这些单元被称为 标准单元 这些单元经过人工优化设计 经过设计规则及性能模拟的验证 并通常要经过对实验芯片的实际测定 较之门阵列 它的面积与性能都有很大程度的改善 12 图5 2是一个简单倒相器的逻辑符号 单元拓扑和单元版图 13 14 单元库中每个单元都各具有3种描述形式 单元的逻辑符号 以L logic 为特征 单元的拓扑版图 以O topology 为特征 单元的掩膜版图 以A mask 为特征 由于标准单元的整体结构与门阵列相近 都采用 行式结构 因此其总体结构的设计准则与门阵列的设计准则也相近 因为单元拼接以后 单元行的电源和地线实际上已经自动连在一起 因此 整体结构的电源 地线布线仅仅是针对单元行外部进行 15 根据具体的逻辑 将相应的标准单元从单元库中调出 排列成行 根据相邻两行的需要 决定布线通道的宽度 进行布线和I O单元的连接 完成具体集成电路的设计 与优化门阵列一样 标准单元也没有多余的器件 它也需要全套制作掩模 进行全工艺过程制备 所不同的是标准单元电路性能改善 芯片面积缩小 实现了整体优化和局部优化 当然 由这些标准单元也可以构成局部逻辑作为模块使用 16 图5 3给出了采用双层布线标准单元技术实现的集成电路芯片结构示意图 图5 3从图可以看出 标准单元设计技术保持了 行式结构 的风格 继承了它的优点 同时 由于单元的优化设计 使标准单元比门阵列在性能上更优越 17 5 2 2标准单元库设计 标准单元库是标准单元设计技术的基础 标准单元库通常应含有50个以上的标准单元 它们的性能 质量对于整个标准单元阵列性能的影响很大 对于每一个标准单元 在单元库中有相应的三个部分描述 单元逻辑符号 单元拓扑 单元版图 18 19 逻辑符号描述是一个图形符号 它代表一个逻辑 逻辑符号的描述应符合国际标准或国家标准 另一个需要注意的问题是符号的惟一性 即一个符号和名称只能代表一个单元 单元拓扑是对单元的外部尺寸和出线位置的描述 由于标准单元规定了单元高度必须一致 所以外部单元尺寸的描述就主要是宽度的定义 通常用高宽比进行描述 单元拓扑对于出线端的描述有两种基本形式 一种形式是给出出线端的具体几何位置和出线端的线宽 一种属于规范化的描述 所有的出线端的线宽都是一样的 出线端出线的位置是在量化了的位置点上 20 这时 出线端的描述只要说明出线端名称 出线端所在的上下边和量化后的数字 比如规定上边是 下边为 则对在上边第五量化出线点出线的信号 A 可以简单的描述为 A 5 这两种描述各有利弊 对前者 出线端尺寸的描述对CAD布线带来不便 但单元内部版图设计随意性较大 不受量化点的约束 可以就近出线 对后者 设计单元版图时 器件布置和内部布线稍受约束 但CAD实现系统布线时比较简单 21 单元拓扑是具体版图的主要特征的抽象描述 它去掉了版图内部的具体细节 保持了单元的主要特征 有效地减少了数据量 提高了设计效率 单元版图一般由人工设计 前面已提到标准单元的电源线 地线同时从单元两侧出线 且位置 线宽要一致 除了两侧位置一定外 在单元内部的电源线 地线并不一定要受此约束 但线宽一定要大于或等于两侧出线端 这是因为即使是单元内部的电源线 地线 它们所承担的电流也是单元所在的整个单元行的电流 22 标准单元的上下出线通常采用多晶硅或其他低阻材料 同时还应注意减小寄生效应 如果是CMOS结构 阱的设计通常也采用较灵活形状 不必一定是规则的矩形 以节省面积和设计方便为主要依据 如果考虑CMOS的可控硅效应 一般采用隔离环结构 如图5 2的版图中就采用了双隔离环结构 单元版图以规定格式的语言描述 通常所用的数据格式有CIF或GDS 或EDIF 其中 CIF和EDIF是文本格式 GDS 是二进制格式 23 单元库中有三个互相对应的描述文件块 单元逻辑符号用于逻辑电路的原理图编辑 单元拓扑用于实现版图布局和逻辑系统的线网连接 单元版图是单元的具体描述 从上面的讨论可以看出 标准单元的版图和工艺选择 工艺水平关系很大 一个标准单元库对应于 条工艺线的制作能力 也就是说 用某一套标准单元设计系统设计的芯片 并不是放在任何一条工艺线上都能生产 即使是相同的工艺 如CMOS工艺 几何设计规则不同 设计的标准单元也必定不同 所以 一套标准单元库只能对应一条工艺生产线 24 用标准单元技术实现集成电路或集成系统版图的过程通常分为三步 首先 对输入逻辑进行标准单元结构的布局 这时采用的是标准单元库中单元拓扑图 其次 根据输入逻辑的网络进行布线 得到连接关系图 最后 将单元版图填入单元拓扑 并将线网连接关系转换为具体的布线即线网的几何图形 25 应当指出 标准单元库的建立和扩充完善是一个较长期的和繁杂的过程 在商品化的设计系统中 有的已配备了某一工厂或公司的标准单元库 有的仅仅是一些标准单元框架 需要用户根据各自的环境和工艺加上条件进行配置 与宏单元或积木块相比 标准单元的规模比较小 它实际上只是强调了基本电路单元的优化 还尚未到达功能块的量级 当然 对一些专门功能块也可通过标准单元的形式予以设计 只要这样的功能块的外部结构符合标准单元的设计规范 26 专门功能块标准单元的大小要适中 太小 逻辑设计效率低 太大 内部连接关系复杂 必然减弱标准单元的性能优势 试想 标准单元由于受到高度的限制 一个大的单元必然是一个扁的矩形 内部的走线困难 为保证单元的完整性和正确性 一些线或扩散区必然需要 绕行 这就将大大地降低单元的性能指标 通常 标准单元的宽度和高度的比值在1 3 3之间比较合适 27 综上所述 标准单元设计技术的特点可以归结如下 标准单元是一个具有规则外部形状的单元 其内容是优化设计的逻辑单元版图 各单元的规模应相近 并遵循一致的引线规则 一个标准单元库内的所有单元遵循同一的工艺设计规则 一个单元库对应一条或一组完全相同的工艺线 也就是说 当工艺发生变化时 单元库必须修改或重建 不论是局部逻辑 还是完整的集成电路 或者系统 用标准单元实现的版图均采用 行式结构 即各标准单元排列成行 28 单元库一般包括SSI MSI逻辑单元 从 与非 门 或非 门到触发器 锁存器和移位寄存器等 规模较大的单元有加法器 乘法器 除法器 算术运算单元 ALU 先进先出存储器 FIFO 等 一个单元库的典型内容示于下表 除了数字功能块外 还可包括若干模拟功能块 另外 在单元库中同一功能的单元有几种不同的型号供设计者选择 以反相器为例 有输入级 内部级 缓冲级和输出级之分 其它功能块也是如此 这样在逻辑图转换成标准单元电路图时有较大的灵活性 29 30 单元设计单元在版图上的排列有两种形式 一种是单一单元排列成行 如图A a 这时I O为双边进出 每个I O端口在单元的上部和下部有两个电学上完全对应的端口 另一种为双单元背靠背排列成行 如图A b 这时每个I O端口只能单边输入 输出 在单层布线时需要一种特殊的单元称为连线单元 如图A c 其高度与其它标准单元相同 当需要在两个布线通道之间穿过一根连线时 就从库中调用它 并插入标准单元行中 然后把连线接到连线单元的上下两个端口 连线单元就起到了连线的作用 31 32 标准单元的版图设计与通常的版图有所不同 它要求电源线和地线从单元的左右边进出 所有的信号端从上部和下部进出 电源线和地线可以处在单元的最上端和最下端 如图B c d 也可以以等高方式贯穿单元 如图B a b 信号端口可在单元的上下边界处 如图B b d 也可在单元内部 如图B a c 33 34 将电源线和地线设计在单元内的优点是 当各单元拼接时 一行的电源线和地线可自然形成 但因电源线的宽度是固定的 无法根据单元功率需求的不同而加以适当调整 克服这一缺点的办法是各单元引出电源线和地线端口 而在布线通道中通过连线解决 如图C所示 35 一般 电源线采用水平方向的第一层金属线 信号线采用第二层金属线或垂直的多晶硅线 单元内部连线采用第一层金属线和多晶硅 单元之间连线在布线通道内 水平线采用第一层金属线 垂直方向采用多晶硅线或第二层金属线 如图D a 和 b 所示 36 由于各单元中P型MOS管和N型MOS管所占面积的比例很不相同 因而无法采用等高的阱区结构 但考虑到单元排列时的拼接 可采用单元边缘处阱区等高方案 或使阱区与单元边缘间留有一定间距 这分别示于图E a 和 b 单元的高度取决于器件宽度W的设计 在典型的扇出和连线负载情况下 希望既具有最小的延迟和最节省的面积 又具有足够的高度以保证电源线 地线和单元内部的连线都能在单元中通过 37 5 2 3输入 输出单元 I OPAD 任何一种设计技术 版图结构都需要输入 输出单元 I OPAD 不论是门阵列结构 标准单元结构或是以后将介绍的积木块结构 它们的I OPAD大部分都是以标准单元的结构形式出现 这些I OPAD通常具有等高不等宽的外部形状 各单元的电源 地线的宽度和相对位置仍是统一的 以便对接 不同的是这些单元的引线端位于单元的一边 位于靠近内部阵列的一边 由于其外部形状的规则性 所以 输入 输出或双向单元属于标准单元的范畴 它们是标准单元库的内容之一 38 现代设计理论提倡将IC的内部结构和外部信号接口分开设计 所以 承担输入 输出信号接口的I O单元就不再仅仅是压焊块 而是具有一定功能的功能块 这些功能块担负着对外的驱动 内外的隔离 输入保护或其他接口功能 这就要求将电源和地线通达这些I OPAD 这些单元的一个共同之处是都有压焊块 用于连接芯片与封装管座 这些压焊块通常是边长几十微米 如100 100 m2 的矩形 为防止在后道划片工艺中损伤芯片 通常要求I OPAD的外边界距划片位置100 m左右 具体尺寸由划片工艺的精度决定 39 I OPAD通常可分为 输入单元 输出单元 输入 输出双向单元 1 输入单元输入单元主要承担对内部电路的保护 一般认为外部信号的驱动能力足够大 输入单元不必具备再驱动功能 因此 输入单元的结构主要是输入保护电路 因为MOS器件的栅极有极高的绝缘电阻 当栅极处于浮置状态时 由于某种原因 如触摸 感应的电荷无法很快地泄放掉 而MOS器件的栅氧化层极薄 这些感应的电荷使得MOS器件的栅与衬底之间产生非常高的场强 如果超过栅氧化层的击穿极限 则将发生栅击穿 使MOS器件失效 40 为防止器件被击穿 必须为这些电荷提供 泄放通路 这就是输入保护电路 1 MOS电路输入栅保护的必要性由于MOSIC的栅氧化层很薄 它的栅极与栅氧化层和导电沟道之间几乎是一个理想的MOS电容器 这个MOS电容器的特点是绝缘电阻非常高 109 l014 储存的电荷不易漏掉 它的电容量又很小 只有几pF 这样它储存少量电荷就会产生比较高的电压 已知栅氧化层电容Cox上电荷积累的关系为如Cox 0 02pF 当充电电流I 5 A 充电时间t 0 5 s时 由上式得到Cox上的电压V 125V 栅氧化膜的击穿电场强度大约是7 107V cm 41 在MOSLSI中 栅氧化膜的厚度只有几十纳米 只要有40 70V的电压就会击穿 栅氧化膜被击穿以后 栅极和衬底或源 漏区短路 MOS管就不能工作了 所以这种电路的输入栅很容易在生产过程中以及入库存放和运输过程中被杂散的静电荷或偶然加上高电压所破坏 我们知道 通常人身上往往具有高达万伏的静电位 当人与地绝缘时 此时用手直接接触MOS电路的栅极输入端子时 则人身所带电荷会对MOS电路的输入电容充电 这时由于输入电容上的电荷积累产生的强大电场 有可能击穿MOS电路的二氧化硅层 这是早期MOS电路造成失效的一个重要原因 42 防止和减少MOS电路在偶然场合中遭到破坏可以采取两种方法 一种方法是采取特殊措施来防止电路的输入栅接触到高电压或静电荷 另一种方法是在电路输入端 栅 的连线上引进一个保护器件或保护电路 前一种方法显然是很麻烦的事 而且也并不一定能起到完全的保护作用 最好还是采用后一种方法 但在采用后一种方法时 也还有一个选取适合具体工艺状况的最佳保护器件或保护电路的问题 如果选取不当 保护效果并不佳 电路失效仍然严重 当然 任何一种好的保护形式也要有良好的工艺条件相配合 否则仍然无济于事 43 2 输入栅保护电路输入栅保护电路应该有这样的特点 在正常输入电压时 无电流通过 当电压升高但还远低于栅击穿电压时就会有电流通过 对异常电压它能进行箝制 并且 对浪涌电压它能迅速响应 输入栅保护电路有多种形式 如薄氧化层栅调制二极管 常闭MOS管漏结保护 厚栅MOS管保护 两扩散区间隙穿通保护 寄生电阻 二极管 MOS管 保护等等 以及它们的各种组合形式 各种保护电路都包含有一个串联电阻和一个与输入栅并联的保护器件 44 图 A 示出一个理想保护电路 它应满足两个条件 工作电压应小于二极管击穿电压 而又应小于NMOS管栅氧化层最大耐压 同时要求二极管反向漏电越小越好 否则会使输入阻抗严重下降 外加电压Vi高于时 NMOS管上电压VMOS始终保持值 即二极管击穿后的动态电阻RD为零 45 应该指出的是 栅保护电路对于从电压较高的电源漏过来的电流 起不了保护作用 这是因为保护电路长期通过电流 就会因发热而烧毁 3 CMOS电路的输入栅保护电路CMOS电路通常采用电阻 二极管网络做为保护电路 图 B 示出铝栅工艺CMOS倒相器所使用的输入栅保护电路 其中箝位二极管Dn1 Dn2和扩散电阻R是专门制做的 Dn1 Dn2的击穿电压约为25V Dn1和Dn2是扩散电阻及的寄生二极管 击穿电压约为50V Dp3 Dn3分别是p管和n管漏极的寄生二极管 Dp4是p 阱形成的二极管 其击穿电压约为100V 电阻R数值一般在800 2k 范圆内 46 47 某些CMOS电路的栅保护电路没有设置Dn1管 仅利用Dn2做为负向脉冲电压保护 利用Dpl和Dp2做为正向脉冲电压保护 由于浓硼扩散的薄层电阻较低 一般为30 50 所以要做1k 左右的限流电阻要占较大的面积 可采用p 阱来做扩散电阻R 因其薄层电阻很大 可使电阻所占面积减小 图 B 所示输入栅保护电路有时会因输入过大的电流使P 扩散层形成的Dpl Dp2烧毁而失效 另一种CMOS输入栅保护电路如图 C 所示 图中R是由多晶硅条的电阻构成 图 C b 为版图布局 图中D1和D2分别称为上保护二极管和下保护二极管 D1是由中间的p 扩散区和n型硅衬底形成的二极管 在p 区周围有n 保护环并与VDD相连 当某瞬间输入端电压 压焊点 高于VDD时 D1管正向导通 48 49 并由R的分压作用则使G点电位钳制在VDD 0 7V 因此 MOS晶体管的栅极受到保护 D2管是由n 扩散区与p阱形成的反向二极管 外面有一p 保护环与VSS相连 当输入端 压焊点 有一外来负电压时 则D2管正向导通 由于R上的分压作用 使G点的电位被箝制在 0 7V左右 同样保护了MOS管不被负高压击穿 由此可见 当Vin VDD和Vin VSS时 由于D1和D2分别导通 在R的分压作用下 保护了输入栅极不被击穿 当VDD Vin VSS时 电路处于正常工作 实际经验证明 将电阻R设计为400 800 之间 二极管D1和D2的面积设计为500 800 m2之间是比较适合的 二极管D1和D2都分别加有隔离环 这是为了抑制锁定效应 50 高速CMOS电路的输入栅保护电路示于图 D 图中R1为l50 的多晶硅电阻 R2为50 的磷扩散电阻 Dpl为p n 二极管 Dnl和Dn2是p n 二极管 其击穿电压较低 箝位效果好 多晶硅电阻R1用来限制输入过大的电流 能延缓静电快速放电的速率 使保护二极管能及时导通 提高了栅保护效果 这种输入栅保护电路还可抑制由于输入端引起的锁定失效 该保护电路的效果较好 其输入正电位被箝位在VDD十VF 负电位被箝位在VSS VF VF为pn结正向压降 约0 7 0 9V 在输出端接有类似的保护电路 如图 E 所示 能抑制输出引起的锁定失效 51 52 53 54 输入保护分为单二极管 电阻结构和双二极管 电阻结构 图5 4是一种单二极管 电阻结构的保护电路和版图形式 图5 5是一种双二极管 电阻结构的保护电路和版图形式 这种保护实际上是通过两个二极管对输入端信号的钳位 使输入端信号被限制在 0 7V VDD 0 7V 的范围内 当电荷所产生的电压超出了限制范围 就被钳制在限定的范围内 当然 如果输入的信号超出了这个范围 同样也会被钳制 保护电路中的电阻可以是扩散电阻 多晶硅电阻或其他合金薄膜电阻 其典型值是500 55 56 从图5 5可以看到 这样的一个简单电路 其版图形式比我们在前面看到的门阵列版图复杂了许多 这样的版图设计不仅仅是考虑了电路所要完成的功能 而且充分地考虑了接口电路将面对的复杂的外部情况 考虑了在器件物理结构中所包含的寄生效应 希望通过这样的输入电路 使集成电路内部得到一个稳定 有效的信号 阻止外部干扰信号进入内部逻辑 57 比较图5 4和图5 5 清楚地表明了这两个单元具有标准单元的特征 它们是等高的 但不等宽 它们的电源线和地线位置一致 线宽相同 当然 版图结构不是惟一的 但其基本的版图结构和设计考虑大同小异 输入单元除了主要完成保护功能外 还有一些输入单元同时具有一些处理功能 如在第4章所介绍的逻辑电平提升电路完成逻辑电平的转换 58 2 输出单元输出单元的主要任务是提供一定的驱动能力 防止内部逻辑过负荷而损坏 另一方面 输出单元还承担了一定的逻辑功能 单元具有一定的可操作性 与输入电路相比 输出单元的电路形式比较多 1 倒相输出I OPAD顾名思义 倒相输出就是内部信号经反相后输出 这个倒相器除了完成倒相的功能外 另一个主要作用是提供一定的驱动能力 59 60 图5 6是一种p阱硅栅CMOS结构的倒相输出单元 由版图可见构造倒相器的NMOS管和PMOS管的尺寸都比较大 因此具有较大的驱动能力 作为内部信号对外的接口 其工作环境复杂 为防止触发CMOS结构的寄生可控硅效应烧毁电路 该版图采用了p 和n 隔离环结构 并在隔离环中设计了良好的电源 地接触 61 因为MOS管的宽长比比较大 版图采用了多栅并联结构 源漏区的金属引线设计成叉指状结构 电路中的NMOS管和PMOS管实际是由多管并联构成 采用了共用源区和共用漏区结构 考虑到电子迁移率比空穴约大2 5倍 所以 PMOS管的尺寸比NMOS管大 这样可使倒相器的输出波形对称 62 63 图5 7是将金属铝引线去除后的版图形式 通过这个图可以清楚的看到器件的并联结构和重掺杂隔离环的结构 在图中 多晶硅栅采用了封闭的版图结构 这样做的一个主要原因是减小信号在多晶硅栅上的衰减 因为多晶硅电阻的存在 信号对栅电容的充放电强度从信号注入端到硅栅的末端将产生差异 信号所产生的源漏电流也为之变化 影响了速度性能 64 为减小这种差异所产生的影响 将每个并联MOS管的硅栅端头加以连接 减小了硅栅的等效电阻 如有可能应将该短接多晶硅条的宽度增加 进一步均衡多晶硅栅上的电位 另一个在设计中应注意的是 这些延伸出来的多晶硅条应在场区上通过 减小分布电容的影响 图5 8给出了一个大尺寸NMOS管的版图和剖面结构图 注 该NMOS管的源端接地 65 66 在这里的多晶硅栅在输入端一边开孔并用金属引线短路 以此来保证每一个并联的NMOS管栅上得到的信号都是相同的 同时 因为n 隔离环未在多晶硅上跨越 因此 这个隔离环是一个完整的封闭环 当然 在图5 6所示的版图中也可以采用这种结构 对于需要大面积接触的区域 在设计引线孔时 为减轻工艺加工的大小尺寸匹配难度 也为了避免大面积接触可能引起的金属熔穿掺杂区的情况发生 通常采取多个接触孔代替一个大的接触孔的方案 67 在输入 输出单元的设计中 通常都要设计重掺杂隔离环并接电源 n 环 或地 p 环 主要目的有两个 一是吸收掉衬底中pn结的反向漂移电流 从而抑制可控硅效应的触发 二是形成衬底的电位接触区 因为在CMOS结构中的四层三结 四层相邻的掺杂区所形成的三个相连的pn结 结构是一个寄生的可控硅器件 作为接口电路的恶劣工作环境有可能使可控硅导通而烧毁器件 因此 对接口器件通常都必须考虑抑制可控硅的措施 隔离环结构是一种常用的版图形式 在图5 5 图5 6和图5 8所示的版图中都采取了有关的措施 68 因为单元的面积比较大 为防止表面漏电和分布参数对器件性能的不利影响 在版图设计时要求多晶硅引线和金属引线尽量在场区上通过 这也是MOS电路设计的一般准则 在这一节中 我们花费了一定的篇幅来讨论版图设计中的问题 这是因为在单元库设计技术中的关键设计是版图设计 版图设计的优劣直接影响到单元的性能 并进一步影响集成系统的性能 在这里关于版图设计的讨论可以说仅仅是版图设计考虑的众多因素中的一小部分 69 当考虑输出单元的速度性能时 这些大尺寸器件 电路的设计就必须考虑前级的驱动问题 因为 器件的尺寸越大 意味着本身的输入电容越大 对器件驱动所需要的驱动电流越大 否则 电路的响应速度将因为前级驱动对电容充放电的速度不够 因前级驱动电流不够 而使速度性能劣化 这就要求前级具有一定的电流驱动能力 但是 接口单元的输入驱动由内部电路提供 如果希望该接口单元提供大电流以驱动外部的大负载 则内部电路的驱动也必须提高 这往往难以实现 70 为在不增加内部电路的负载的条件下获得大的输出驱动 可以采用奇数级的倒相器链结构 如图5 9所示 在链中 器件的尺寸逐级增大 驱动能力也被逐级加大 而内部电路只要比较小的驱动即可 也就是说 I O单元本身并不是一个倒相器 而是一串倒相器 为满足延时特性的要求 各倒相器之间尺寸应满足一定的比例要求 这个比例可以通过计算获得 71 如果一个内部倒相器能够在规定的时间 内将一个和它相同的倒相器驱动到规定的电压值 假设倒相器的输入电容等于Cg 则当它驱动一个输入电容为f Cg的倒相器达到相同的电压值所需的时间为f 如果负载电容CL和Cg的比值CL Cg Y时 则直接用内部倒相器驱动该负载电容所产生的总延迟时间为ttol Y f 倒相器尺寸放大比例 72 如果采用倒相器链的驱动结构 器件的尺寸逐级放大f倍 则每一级所需的时间都是f T N级倒相器需要的总时间是N f 由于每一级的驱动能力放大f倍 N级倒相器的驱动能力就放大了fN倍 所以fN Y 对此式两边取对数 得 倒相器链的总延迟时间 73 理论计算表明 当f e时 倒相器链的延迟时间最小 等于e lnY 此时的倒相器链的级数为N lnY 当然 实际设计中必须取整 通过比较和 我们可以看到直接驱动和倒相器链驱动大电容负载时的差异 图5 10给出了对和进行计算的一些结果 图中 当采用内部倒相器直接驱动负载时 总延迟时间和Y是线性关系 图中的45 斜线 74 75 当采用倒相器链驱动负载时 假设倒相器尺寸放大比例f分别为1 5 2 7 5 10 15 则各倒相器链总延迟时间函数如图中的对数曲线所示 从这组曲线中我们可以看到 当f为2 7 e的近似值 时 总延迟时间最小 当驱动大负载 即CL Cg比较大 时 与直接驱动相比 采用倒相器链驱动方式的总延迟时间比较小 同时也可以看出 当f的数值加大时 这种差别在减小 因此 f的数值取2 8比较合适 76 2 同相输出I OPAD同相输出实际上就是 倒相 倒相 或采用类似于图5 9所示的偶数级的倒相器链 为什么不直接从内部电路直接输出呢 主要是驱动能力问题 利用链式结构可以大大地减小内部负荷 即内部电路驱动一个较小尺寸的倒相器 这个倒相器再驱动大的倒相器 在同样的内部电路驱动能力下获得较大的外部驱动 77 3 三态输出I 0PAD所谓三态输出是指单元除了可以输出 0 1 逻辑电平外 还可高阻输出 即单元具有三种输出状态 同样 三态输出的正常逻辑信号也可分为倒相输出和同相输出 图5 11是一个同相三态输出的电路单元的结构图 78 79 单元电路有两个信号端 数据端D和控制端C 当控制端C为逻辑 1 时 与非门和或非门都处于等效倒相器状态 它们的输出始终相同且为数据端信号D的非量 经M1 M2构成的等效倒相器 传送到压焊块上的信号就是数据端D的信号 而当C为逻辑 0 时 与非门输出为 1 或非门输出为 0 PMOS管M1和NMOS管M2均处于截止状态 使输出信号处于高阻态 如果在这个电路的数据端上加上一个倒相器 即可构成倒相输出的三态输出单元 80 81 图5 12给出了同相三态输出单元的版图 在版图布局上 通常将信号处理逻辑 如图中的倒相器 与非门和或非门所组成的逻辑 放置在主要的驱动器件旁边 虽然这些逻辑的晶体管数量比较多 但因为它们的相对尺寸比较小 所以它们占用的总面积并不大 对驱动晶体管的布局形式是多种多样的 既可以一边放置 上下放置 也可以左右放置 还可以呈相对垂直的方向放置或其他布局方式 由于技术的进步 现在的设计自由度比较大 布局的一个重要考虑因素是减小寄生可控硅效应 82 由于是单层金属布线 结构又相对复杂 所以在减小多晶硅电阻影响方面仅仅是加宽了多晶硅引线的宽度 如果采用双层金属布线的形式 就可以采用前面所介绍的方式减小多晶硅电阻的影响 三态输出的I O单元支持外部信号的总线通讯方式 即集成电路模块既可以 挂上 总线 输出信号到总线上 又可以 让出 总线给其他集成电路模块 但在这种模式下 工作的系统不允许有两个或两个以上的处于正常逻辑输出 0 1态 的单元同时连接到总线 因为这样的连接或信号模式将导致逻辑的不确定性 83 4 开漏输出单元如果希望系统支持多个集成电路的正常逻辑输出同时到总线以实现某种操作 就必须对集成电路的输出单元进行特殊的设计 以支持 线逻辑 同时 总线也将做适当的改变 开漏输出单元结构就是其中的一种 图5 13给出了两种开漏结构的输出单元 其中 a 图的内部控制信号是通过倒相器反相控制NMOS管工作的方式 b 图是同相控制的方式 84 85 所谓开漏输出就是在输出NMOS管的漏极上并没有接任何上负载的电路形式 因此 这样的NMOS管并不具备完整的逻辑功能 即使在内部信号的控制下 NMOS管的栅源电压大于NMOS管的阈值电压 但因为没有上负载提供电流通道 因此不能构成完整的逻辑 要使得这样的开漏结构具备完整的逻辑运算功能 必须提供电流通路 所以 在这里必须由外电路提供电流通路 在总线方式下 连接这种输出单元的总线必须接有 上拉电阻 如图5 14所示 86 87 从图5 14所示的电路结构可以看出这是一个 或非 逻辑 由于是通过外连线实现的逻辑 故被称为 线逻辑 这样的逻辑表达式如下 各集成电路相关单元的内部信号实现与运算 这种操作被称为 线与 同样的 如果采用图5 13 b 结构 则各内部信号实现或非运算 88 如果控制开漏的NMOS管的单元不是倒相器或同相器 而直接是运算单元 则可以通过外部总线实现复杂逻辑运算 在开漏输出单元中的NMOS管通常也是大尺寸的晶体管 因为它们要驱动总线上的负载 这样的NMOS管可以采用图5 8所示的NMOS管结构 类似的 如果这个晶体管尺寸很大 它将引起内部驱动的困难 同样的可以采用倒相器链的方式进行驱动 89 除了NMOS管开漏的结构外 也可以设计PMOS管开漏的输出单元结构 或者是同时具备NMOS管开漏和PMOS管开漏等 例如 在图5 11所示的三态输出单元中 将控制信号 C 连接的倒相器去除 直接用C信号同时控制与非门和或非门 则当C 1 时 不论D信号是什么逻辑值 M2都被截止 单元处于倒相控制PMOS管开漏结构 类似于图5 13 a 结构 只不过控制的是PMOS管 如果C 0 则PMOS管始终截止 单元与图5 13 a 相同 90 5 掩模编程的输入 输出单元除了设计专门的输入 输出单元外 还可以在同一的单元结构基础上通过金属掩模的变化来改变单元的功能 图5 15说明了这种掩模编程的设计方法 其中 a 图是这种I OPAD的基本结构图 各晶体管的位置 形状以及保护电阻都已确定 这是进一步构造I O单元的基础结构 在图上所示的接触孔位置都设计有基本的金属图形 91 92 所谓的基本金属图形是指正每一种单元结构中部存在的图形 当某些器件不被连接时 这些基本金属图形形成对接触孔的保护 除了接触孔上的基本金属图形外 基本金属图形还包括电源线 地线和压焊块 在版图的右边是所有器件的基本连接和结构图 用来说明如何连接这些器件 以形成所需的单元结构 93 94 b 图是在基本结构基础上通过金属线选择了部分区域和器件所构成的双向保护输入单元 它利用了p阱掺杂电阻与p阱掺杂区和N型衬底所形成的二极管构成上保护 当信号大于电源电压一个VBE时起作用 电路 利用p阱与n 掺杂区 NMOS管的源漏区 构成下保护 当信号小于 VBE时起作用 电路 B信号端连接的多晶硅电阻作为输入保护电阻的一部分被接入电路 版图的右边是相关器件的连接图 从这个图可以清楚地看到器件是如何被使用的 例如 NMOS管M1 M3的源漏 n 掺杂 被短接 与P型衬底 p阱 构成二极管 95 96 c 图是在基本结构基础上通过对晶体管的选择与连接构造的倒相输出的单元 它选择了一对大尺寸的MOS管M3 M4构成一个倒相器 实现倒相输出的功能 信号从A端输入经倒相器从压焊块输出到外部 d 图是在基本结构基础上选择了两对MOS晶体管构成两个倒相器 其中 小尺寸NMOS管M1和PMOS管M2连接构成第一级倒相器 驱动大尺寸NMOS管M3和PMOS管M4构成的第二级倒相器 构成 倒相 倒相 的功能 实现同相输出的要求 97 98 这种通过金属掩模编程构造不同电路的方法通常被用于固定门阵列的I OPAD的设计 这是因为固定门阵列预先并不能确定各I OPAD将来要担当什么角色 只有通过金属连线的变化来确定它的具体功能 除了掩模编程的输入 输出单元外 还有其他许多的电编程控制的输入 输出单元 在基本结构的基础上通过MUX选择数据的方向和基本器件 单元 这里不一一介绍了 99 3 输入 输出双向三态I OPAD 在许多应用场合 需要某些数据端同时具有输入 输出的功能 或者还要求单元具有高阻状态 在总线结构的电子系统中使用的集成电路常常要求这种I OPAD 图5 16是一个输入 输出双向三态的I OPAD单元电路 100 101 单元有两个控制端和一个数据端 数据端D连接到芯片的内部逻辑 它或是读入压焊块上的信号 或是输出内部信号到压焊块 控制端C的状态用于控制I OPAD是输入或是输出 控制端S W的状态决定I OPAD是否处于高阻状态 当S W为逻辑 1 时 I OPAD的工作状态由另一个控制端C决定 当C为 1 时 G1 G2均等效倒相器 与M1 M2组合构成 倒相 倒相 状态 M3 M4由于G3 G4的作用均截止 压焊块上的信号经双二极管 电阻保护电路同相地传送到数据端D 系统处于读入 输入 信号状态 此时的I OPAD完成输入功能 102 当C为逻辑 0 时 M1 M2截止 阻断了压焊块到数据端D的输入通路 右半个单元开放 数据端D上信号同相的传送到压焊块 I OPAD处于同相输出状态 当控制端S W为逻辑 0 时 与非门G1 G3输出为逻辑 1 或非门G2 G4输出为逻辑 0 两对MOS管M1 M2 M3 M4均处于截止状态 内部电路和压焊块之间完全被隔离 压焊块处于高阻状态 如果将控制信号S W去掉 门电路均为两输入结构时 就构成了普通逻辑的输入 输出双向I OPAD 103 在这个单元的版图设计中需要考虑内 外的驱动问题 对外驱动能力由M3 M4决定 这和上面介绍的输出单元相同 对内驱动能力由M1 M2决定 这和前面介绍的输入单元不同 在前面所介绍的输入结构中都没有讨论对内部的驱动问题 为什么在这儿要考虑内部驱动呢 这是因为在前面所介绍的输入单元结构中 驱动力主要由外部的信号源提供 不在设计的考虑之列 而在这里 由于G1 G2 M1 M2组成的逻辑 屏蔽 了外部的驱动源 所以 对内部的驱动只能由M1 M2组成的倒相器完成 在设计中需要依据内部的负载大小进行晶体管尺寸的设计 设计的基本理论在第2章中已进行了介绍 104 5 3积木块设计技术 标准单元由于受到高宽比的限制 单元的规模有限 在构造大的功能模块时 必须采用单元拼接方法 对随机逻辑 通常采用这种方法 对有些模块 采用这种方法将对电路性能产生影响 甚至不可能实现一些所需要的逻辑 因此 在设计上常常需要更大的单元模块 这就要突破标准单元的外部限制 具体的讲 就是突破标准单元在高度上的限制 这些单元被称为积木单元 当然 这种突破也产生了对整体结构的改变 不再能采用 行式结构 必须采用积木块的布图形式 如图1 3所示 105 106 图5 17是一个实际的微处理器的芯片内部结构 这是一个典型的积木块布图结构 从图上的标注可以看出 这些模块都具有相对独立的功能 并且大小不一 这中间有些模块是由重复单元堆积而成 如RAM 寄存器堆 高速缓存等 有些是独立的子系统 如定时器 串行口 DMA DirectMemoryAccess 直接存贮器存取部件 乘法器 ALU等 有些是随机逻辑结构 如控制器 107 单元模块有些是预先设计好放在单元库中 在设计中调用 这些单元通常是具有一定通用性的模块 有 些则是采用一些阵列技术根据需要在设计中产生并调用 它们都是非通用单元 如各种随机逻辑 因此 真正的设计通常是积木块结构和 行式结构 的混合结构 由于是这样的非规则边界结构 因此 在芯片上将不再有固定的布线区 而是根据需要在布局时生成布线通道 108 因为没有严格的出线位置要求 这些大单元的设计相对比较灵活 通常 为了有利于设计 在建库的过程中也约定一些走线方法 主要是电源线和地线的相对位置 数据流和控制流的相对位置 走向等 这样设计的库单元具有较统一的风格 便于设计系统的调用和布线 同时也可尽量地减少连线的交叉跨越 考虑到库单元的通用性 通常在建立库单元时 将充分地考虑单元的完备性 而实际的调用可能仅仅是单元的部分功能 109 5 4单元库技术的拓展 一个集成系统应该包括几个部分 传感器 模拟信号处理电路 模拟 数字变换 数字处理逻辑 数字 模拟变换 执行机构 等等 目前的集成系统通常是不包括传感器和执行机构的集成电路 随着微机电系统 MEMS 设计技术与工艺技术的进步 真正的系统集成正逐渐成为可能 库单元从原则上讲可以是任何电路单元 并不仅仅局限于逻辑单元 只要工艺能够兼容 库单元也可以是线性电路 非线性电路 接口电路或MEMS器件 110 对于标准单元 因为高度的限制 一些比较大的非逻辑电路单元放在内部阵列并不合适 另一方面 由于数字电路部分 接口电路部分和模拟电路部分 以及MEMS部分是相对独立的 并且 在系统的信号链中信号的传递通常是串行的 因此 内部单元结构以数字电路为结构主体 而将其他的电路作为功能块单元放在芯片外围I OPAD的位置 111 因为I OPAD都是单边出线 相对于内部单元 它的高度要求不十分严格 同时 模拟单元和接口单元以及MEMS单元需直接与外部进行信息交换 具有与I OPAD相近的特征 因此 不论从设计的灵活性考虑 还是从实际的系统结构考虑 这些功能块都是放在外围比较合适 不妨称这些功能块为功能块I OPAD 积木块结构可以集成大规模的非逻辑电路单元 这使系统设计具有更大地灵活性 112 CMOS电路不仅有极好的数字性能而且有良好的模拟性能 CMOS提供了理想的模拟开关 提供互补的晶体管结构 提供良好的MOS电容 线性 非线性特性几乎完全由MOS器件的阈电压和宽长比决定 另一方面 利用多晶硅制作的MOS电容是性能稳定的无极性电容 用MOS器件可以很方便地设计运算放大器 电压比较器 A D D A 开关电容滤波器和高低压接口 因此 当今的集成系统的主流技术仍是CMOS技术 113 设计完成的模拟单元和接口单元 采用与库单元相同的描述形式 存入单元库备用 在实现具体的集成电路时 只要像普通单元一样进行调用即可 这种设计方法对规则阵列技术 如门阵列也同样适用 因为门阵列的I OPAD的设计完全是按照标准单元结构进行的 功能模块化的设计技术是利用了 单元黑匣 即利用了单元库设计技术在布局和信号线网布线时仅仅对单元拓扑进行 并不关心单元的内容的特点 114 与全定制设计法相结合在标准单元中 除等高的标准单元外 还可插入宏单元 或称宏功能块 如图 F 所示 这些宏单元可以是PLA ROM RAM或ALU 也可以是经专门全定制设计的功能块 在芯片设计时把它们调到相应的位置 由设计系统作统一的布局和布线 完成与标准单元各端口的连接 这种宏单元的引入大大扩展了标准单元法的应用范围 115 116 典型的标准单元设计