数字秒表.doc

电子技术课程设计 -数字秒表 学院 电子信息工程学院 专业、班级 自动化051501班 姓名 臧月震 学号 200515040129 指导老师 闫晓梅 2008年1月 数字秒表设计设计任务与要求： 设计一个数字秒表，要求它就有手控计秒，停摆和清零功能。总体方框图：时钟信号发生器开关控制器计数、译码器数字显示设计方案174LS90R0A R0B S9A S9B GNDQ3 Q2 Q1 Q0 CP1 CP0 VCC74LS90R0A R0B S9A S9B GNDQ3 Q2 Q1 Q0 CP1 CP0 VCC74LS90R0A R0B S9A S9B GNDQ3 Q2 Q1 Q0 CP1 CP0 VCC&6 2 5 174 8 555 接译码显示器+5VK2K1QQuiCP510PRP1KABDF1.5K+5VC4700P470RuO+5V100K100K0.10.01RW123451#2#3#3“1”图3.2.1为电子秒表的逻辑图。按功能分成4个单元电路进行分析。 图3.2.11.基本RS触发器图3.2.1中单元I为集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。K2、K1接电平开关，不工作时置1。当K2置0、K1置1，则门1输出Q=1，门2输出Q=0，K2再置1、K1置1，Q、Q状态不变，K2仍置1、K1置0，则Q由0变为1，门5开启，为计数器启动作好准备，Q由1变0，送出负脉冲，启动单稳态触发器工作。K1置0秒表清零并开始计时，K2置0秒表停止计时。基本RS触发器在电子秒表中的职能是启动和停止秒表工作。2.单稳态触发器图3.2.1中单元为集成与非门构成的微分型单稳态触发器，图3.2.2为各点波形图。单稳态触发器的输入触发负脉冲信号ui由基本RS触发器Q端提供，输出负脉冲u通过非门加到计数器的清除端R。静态时，门4应处于截止状态（输出为高电平），故电阻R必须小于门的关门电阻Roff。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP和CP。单稳态触发器在电子秒表中的职能是为计数器提供清零信号。当其输出为低电平时，使各计数芯片（3片74LS90）的R的输入为高电平（经过了反相器），完成计数器的复位，由于采用单稳态触发电路，R端的高电平维持时间即为暂态维持时间，暂态结束后便进入正常计时状态。ttui0tuA0uD0tuo0图3.2.23.时钟发生器图3.2.1中单元为555定时器构成的多谐振荡器，是一种性能较好的时钟源。调节电位器RW，使在输出端3获得频率为50HZ的矩形波形信号，当基本RS触发器Q1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器1#的计数输入端CP0。4.计数及译码显示图3.2.1中单元IV为二五十进制加法计数器74LS90构成电子秒表的计数单元。其中计数器74LS90 1#片接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端Q3取得周期为0.1S的矩形脉冲，作为计数器74LS90 2#片的时钟输入。计数器74LS90 2#片及计数器74LS90 3#片接成8421码十进制形成，其输出端与数字电路实验箱中译码显示部分的相应输入端连接，可显示0.19.9S计时。集成异步计数器74LS90是异步二一五一十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。其功能表如表3.2.1所示，引脚排列见附录。表3.2.1输 入输 出清 零R0A R0B置 9S9A S9B时 钟CPQ3 Q2 Q1 Q01 11 10 0 0 0 0 0 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 0 0 0 加 计 数加 计 数加 计 数加 计 数通过不同的连接方式，74LS90可以实现4种不同的逻辑功能，而且还可借助R0A、R0B对计数器清零，借助S9A、S9B将计数器置9。其具体功能详述如下：（1）计数脉冲从CP0输入，Q0作为输出端，为二进制计数器。（2）计数脉冲从CP1输入，Q3Q2Q1作为输出端，为异步五进制加法计数器。（3）若将CP1和Q0相连，计数脉冲由CP0输入， Q3Q2Q1Q0作为输出端，则构成异步8421码十进制加法计数器。（4）若将CP0与Q3相连，计数脉冲CP1输入，Q0Q3Q2Q1 作为输出端，则构成异步5421码十进制加法计数器。（5）清零、置9功能。异步清零：当R0A、R0B均为“1”；S9A、S9B中有“0”时，实现异步清零功能。置9功能：当S9A、S9B均为“1”；R0A、R0B中有“0时”，实现置9功能。仿真电路图：设计方案2选用器件：74LS04，74LS00，74LS160,74LS08,555定时器。174LS04所用芯片74LS04是一个有六个反相器的芯片，其逻辑框图如下图所示：逻辑符号图： 逻辑功能表如下图： 逻辑函数式Y= A274LS00，其逻辑框图如下图所示： 逻辑符号图： 逻辑功能表如下图： 逻辑函数式Y=AB3555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。555集成定时器由五个部分组成：1、 基本RS触发器：由两个“与非”门组成2、 比较器：C1、C2是两个电压比较器3、 分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。4、 晶体管开卷和输出缓冲器：晶体管VT构成开关，其状态受端控制。输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。其逻辑框图如下： 逻辑符号如下： 逻辑功能表如下图：表10.11.1 555定时器功能表输 入输 出阈值输入(vI1)触发输入(vI2)复位()输出()放电管T00导通 11截止10导通1不变不变逻辑功能描述如下：555定时器的主要功能取决于比较器，比较器的输出控制RS触发器和放电管T的状态。图中RD为复位输入端，当RD为低电平时，不管其他输入端的状态如何，输出v0为低电平。因此在正常工作时，应将其接高电平。由图可知，当5脚悬空时，比较器C1和C2比较电压分别为2/3VCC和1/3VCC。当vI12/3VCC，vI21/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器被置0,放电三极管T导通，输出端vO为低电平。 当vI12/3VCC，vI21/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS触发器被置1,放电三极管T截止，输出端vO为高电平。当vI11/3VCC时，基本RS触发器R =1、S =1,触发器状态不变，电路亦保持原状态不变。综合上述分析，可得555定时器功能表如表10.11.1所示。如果在电压控制端（5脚）施加一个外加电压（其值在0-VCC之间），比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化，进而影响电路的工作状态。图三为国产双极型定时器CB555内部电路结构原理图。它是由比较器C1和C2，基本RS触发器和集电极开路的放电三极管TD三部分组成。 其中VH是比较器C1的输入端，v12是比较器C2的输入端。C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出。在控制电压输入端VCO悬空时，VR1=2/3VCC,VR2=1/3VCC。如果VCO外接固定电压，则VR1=VCO,VR2=1/2VCO. RD是置零输入端。只要在RD端加上低电平，输出端v0便立即被置成低电平，不受其他输入端状态的影响。正常工作时必须使RD处于高电平。图中的数码18为器件引脚的编号。474LS160为十进制同步加法计数器 逻辑框图如图： 逻辑符号如图： 逻辑功能表如下：CPEP ET工作状态0 置零10 预置数110 1保持11 0保持（但C=0）111 1计数逻辑功能描述如下：由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。其内部原理图如下图所示：5.74LS08最简单的与门可以用二极管和电阻组成。74LS08是四组二输入端的与门。 其逻辑框图如下图： 其逻辑辑符号如下图：74LS081234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND 能表如下：1001001001001111111111111A1B1Y2A2B2Y3A3B3Y4A4B4Y0000000000000100100100106.LED LED是发光二极管Light Emitting Diode的英文缩写。LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建设的标志。管脚分别接输出段的、 电路仿真：功能模块：计数，显示部分： 用三个74LS160芯片构成循环、进位计数器，用三个LED显示屏显示计数。信号发生部分： 该部分有555计时器构成多谐振荡器，为计数、译码器提供时钟源。开关控制：控制开关：J1和J2进行对时钟信号发生器和计数、译码器进行控制用来实现秒表的计时、停摆和清零.总电路