多功能数字计时器设计.doc

多功能数字计时器设计姓名： 班级：学号：目录一、实验内容简介 2二、设计要求 2三、设计原理 3 1、脉冲发生电路的设计原理 3 2、计时电路原理 33、报时电路原理 44、清零电路原理 55、校分电路原理及要求 56、附加电路（停起电路）原理 5四、实验遇到的问题及解决方法 6 （1）、如何进位且避免出现静态冒险即中间状态 6（2）、如何使校分过程稳定 7五、实验体会及感想 8六、附录 8 （1）、参考文献 8 （2）、电路连接图 9 （3）、芯片引脚排列图 10注：后面标注的为各要点的起始页码一、实验内容简介：实验包括基本电路和附加电路。基本电路为0分00秒到9分59秒的计时功能，并在此基础上具有校分功能、清零功能、开机自动清零功能和报时功能。附加电路为创新设计部分，可以从下面三种功能中任选其一，三种功能分别为定时功能、停起功能（停下时维持显示达四秒以上）、动态显示（只用一片4511驱动），也可以自行设计出一些具有实际意义的功能。二、设计要求：1.设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号。2. 设计一个计时电路，完成0分00秒9分59秒的计时功能。3. 设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）4. 设计校分电路，在任何时候，拨动校分开关，可进行快速校分。5设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零。6系统级联调试，将以上电路进行级联完成计时器的所有功能。7可增加数字计时器附加功能，例如数字计时器定时功能、电路起停功能、电路采用动态显示等。三、设计原理1、脉冲发生电路的设计原理 4060最高可以实现14分频，利用4060可以将原先的32.768kHz即Hz的频率降至2Hz,但是由于电路是精确到秒位的计时器，脉冲必须是1Hz才行，所以要通过D触发器再对2Hz的频率进行二分频，最终得到1Hz的频率。 二分频原理图如下：2、计时电路原理因为4518已是BCD码计数，所以可以将其直接作为分位和秒位的输出，而74161作为秒十位的输出，因为秒十位为六进制计数，所以要将74161改成六进制计数，方法是利用同步置数端或者异步清零端，为了使电路稳定，我采用了同步置数端。然后是进位控制问题，用触发控制显然要比普通的逻辑控制要好，因为它避免了出现静态冒险，同时电路变得更加稳定。74161的控制图：3、报时电路原理1kHz以及2kHz的频率均由分频元件4060提供，分别为五分频及四分频输出提供。因为报时时间分位和秒十位不变，所以两者均为必要条件，最后的报时应为或门控制结合低音报时的三个时间点的秒位分别为3、5、7，写成二进制形式为0011,、0101、0111，利用真值表可以写出表达式为：。将其与分位与秒十位的定时输出及1kHz作为四入与门的输入，同理，可以实现高音报时部分，最后将两者作为或门的输入，输出即可接在发声电路。（注：分位、秒十位和秒位分别为1Q、2Q、3Q）报时电路为：4、清零电路原理对于电路的清零，可以对三个加法器的异步清零端加以外加控制，对于开关闭合瞬间电路不稳定的情况，可以在开关两端并联上一个电容加以解决。图为：5、校分电路原理及要求 在分位进位的设计上仍旧采用触发计数，只是在控制端加上人为控制开关，并且人为控制开关的影响要比原先的进位控制影响要大，满足：人为控制开关接地时，无论是否有进位，分位均能够自动调节；而进位控制只有当人为控制开关接高电平并且有秒十位进位时起作用。6、附加电路（停起电路）原理停起的概念：在某一时刻计数停止，但保持显示，一段时间以后能够自启动继续计数。另外，实验要求，停起的时间要不低于四秒。此次我们设计的停起电路在3分59秒停下七秒后继续计数。实验中我们利用了74161芯片的置数和计数功能，在其余时刻，74161芯片处于置数状态，而计数至3分59秒时，74161开始计数且同时原基本电路暂停计数，因为要求暂停时间不小于四秒，所以要求至少用到三位输出，按记位顺序应为、，这里我们为了延长暂停时间，采用了和的组合，只有当和均为1时，74161才处于置数状态，其余状态下为计数状态。预置数为0111，这样便有了暂停过程中74161的状态变化过程：0111（开始暂停）1000100110101011110011011110（结束暂停），暂停时间间隔的计算通过计算这些数之间的间隔得到，共有七个间隔，所以暂停时间为七秒。附加电路图为：四、实验中遇到的问题和解决方法（1）、如何进位且避免出现静态冒险即中间状态 在设计电路的过程中，我们容易想到，用4518的输出去控制74161的进位，对照74161的逻辑功能表，我们发现有两种方式去驱动其二进制加法计数：一是通过工作状态使能端和，当两者均为高电平时（其他管脚电平满足计数条件），74161开始计数，而当其中一者为低电平时，74161为保持状态，这点是我们容易想到的；二是通过计数脉冲输入端CP的改变控制计数，当CP包含上升脉冲时计数（其他管脚满足计数条件），其余情况时保持。 我们首先想到的是第一种方法即通过控制、中的某一个来使74161保持或者计数，但经过实验模拟后发现电路存在冒险：在进位过程中可能会出现中间状态，电路呈现出不稳定性。于是我们转而想通过第二种方法实现电路的进位控制，相比于第一种方法，第二种方法稳定性更高，但问题的难度变成了怎样寻找到合适的触发脉冲，可以分别对秒位的每位二进制输出描出定时波形图，进而研究每位的变化规律并从中得出可以作为触发脉冲的个体或组合。（2）、如何使校分过程稳定 在电路测试的过程中，我们发现通过简单的开关控制，校分电路不是十分的稳定，经常在打开或闭合的瞬间出现跳变情况，于是我们转而开始研究怎样才能使校分电路更加稳定，在此过程中我们参考了数字逻辑电路与系统设计这本教材中的消颤电路。【1】使用消颤开关使得电路的输出更加稳定，设计图如下： 五、实验体会及感想 通过这次的电子电工综合实验，我学到了很多，比如说团队合作：这次的实验是两个人一组，连接电路时，如果两个人一起连接，很容易造成连接重复或者遗忘，我们组有明确的分工，一人负责连接，另外一人帮忙寻找元件及检查电路（原因是连接者容易接错却很难检查出来），还有就是在电子线路设计方面吸收了一些经验和教训，学会了熟练运用异步清零端以及同步置数端，还有运用触发计数（这点我经常忽略）。六、附录（1）、参考文献【1】 数字逻辑电路与系统设计 电子工艺出版社 蒋立平 主编 2009【2】数字电子技术基础 高等教育出版社 阎石 主编 2008【3】Multisim电路设计与仿真 清华大学出版社 熊伟等 2003（2）、电路连接图 1、脉冲发生电路图 2、基本电路总图（略去脉冲发生电路）（3）、芯片引脚排列图等1、工具及器件清单工具：剪刀、镊子、剥线钳 元器件清单：名称型号数量显示字共阴3译码器CC45113BCD码计数器CC45181四位二进制计数器74LS1612分频器CC40601D触发器74LS741非门CC40691二入与非门74LS002四入与门74LS215二入或门74LS321晶振32768Hz1三极管（NPN）3DG61蜂鸣器1电容10p120p122u1电阻3303470110k322M12、各元件的引脚图及功能表引脚图： 功能表：CC4511逻辑功能表输入输出DCBAgfedcba字符测灯灭零消隐锁存显示LE时数据译码CC4518逻辑功能表输入输出CrC