数字电子技术基础 题库.doc

数字电子技术基础 tk A卷一、单选题(每题1分)1. 将模拟信号转换为数字信号，应选用 。A DAC电路BADC电路C译码器D可编程器PLD2. JK触发器在CP脉冲作用下，欲使 , 则对输入信号描述不正确的是 。A B，C， D，3. 在下列逻辑电路中，不是组合逻辑电路的有 。A 译码器B编码器C全加器D寄存器4. 在组合逻辑电路的常用设计方法中，可以用 来表示逻辑函数。A 真值表 B状态表C状态图D特性方程5. 已知一个3位十进制（DCB编码）D/A转换器的输出最小单位电压S = 0.01V，则它的最大输出电压为 V。A 10.0B9.99C8.0D7.06. 能把缓变输入信号转换成矩形波的电路是 。A 单稳态触发器B多谐振荡器C施密触发器 D边沿触发器7. T触发器的状态方程是 。A BCD8. 用n个触发器构成计数器，可得到的计数器的模（计数器的状态总数）为 。A nB2nCn2D2n9. 十进制数127.25对应的二进制数为 。A 1111111.01B10000000.10C1111110.01D1100011.1110. 在何种输入情况下，“与非”运算的结果式为逻辑“0”A全部输入是“0”B任意输入是“0”C仅一输入是“0”D全部输入是“1”11. 欲得到频率稳定度高的矩形波，应选择 电路。A RC振荡器B石英振荡器C单稳态触发器D施密特触发器12. 由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为 。A RS=0BR+S=1CRS=1DR+S=013. 由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为 。A RS=0BR+S=1CRS=1DR+S=014. 下列触发器中没有约束条件的是 。A 基本RS触发器 B主从RS触发器C同步RS触发器D边沿D触发器15. 题目：如下图所示电路中，CP脉冲的频率为4KHZ，则输出端Q的频率为 。 A 1 kHZB2 kHZC4 kHZD 8 Khz16. JK触发器在CP脉冲作用下，欲使 , 则对输入信号描述不正确的是AB，C， D，17. 逻辑函数 F = AA = 。A 0B1CAD18. 函数 与 。A 相等B互为反函数C互为对偶式D答案都不正确19. 已知一个8位二进制D/A转换器的输出最小单位电压S = 0.02V电压，则它的最大输出电压为 V。A 5.12B20.48C20.46D5.120. 在TTL集成与非门中，多发射极晶体管T1的主要作用是 。A 倒相B逻辑乘C提高带负载能力D提高抗干扰能力21. 在A/D转换器电路中，若输入信号的最大频率为10kHz,则要求采样/保持电路中控制信号的频率至少应大于 kHz。A 5B10C20D3022. 在逐次逼近型A/D转换器的组成部分中 。A 不包含D/A转换器B不包含比较器C包含D/A转换器D不包含参考电源23. 单稳态触发器可用来 。A 产生矩形波B产生延迟作用C存储器信号D把缓慢信号变成矩形波24. 如下图电路，设现态Q1Q2=10，经三个脉冲作用后，Q1Q2的状态应为 。A10 B00 C11 D0125. 衡量A/D和D/A转换器性能优劣主要指标是 。A 分解度B线性度C功率消耗D转换精度和转换速度26. 在TTL集成与非门中，多发射极晶体管T1的主要作用是 。A 倒相B逻辑乘C提高带负载能力D提高抗干扰能力27. 下列对于存储器描述错误的是 。A 分为ROM和RAM两类BROM断电后数据不丢失CRAM可随时修改 D容量扩充只能用字扩展或位扩展28. 标准与或式是由 构成的逻辑表达式。A 最大项之积 B最小项之积C最大项之和D最小项之和29. 如下图电路，设现态Q1Q2=00，经三个脉冲作用后，Q1Q2的状态应为 。A 10B00C11D0130. 组合逻辑电路一般由_ _组合而成。A 门电路B触发器C计数器D寄存器31. 一个8路数据选择器，其地址输入（选择控制输入）端有 。A 1个B2个C3个D4个32. 求一个逻辑函数F的对偶式，下列哪种说法不正确：A “.”换成“+”，“+”换成“.”B原变量换成反变量，反变量换成原变量C变量不变D常数中的“0”换成“1”，“1”换成“0”。33. 如下图所示电路中，CP脉冲的频率为4KHZ，则输出端Q的频率为 。 A 1 kHZB2 kHZC4 kHZD8 kHZ34. 10位二进制D/A转换器的分辩率是 。A 1/10B1/100C1/1023D1/102435. 用555定时器构成的施密特触发器，若电源电压为Vcc，控制电压端VC不外接固定电压，则其上限阀值电压VT+、下限阀值电压VT-和回差电压VT分别为 。A B C D 36. 函数AB与BA 。A 互为反函数B互为对偶式C相等D答案都不正确37. 在构成D/A转换器的电路中，不属于D/A转换器组成部分的是 。A 数码锁存器B电子开关C电阻网络D译码器38. 常用的D/A转换电路是 。A 权电阻D/A转换器BT型D/A转换器C倒T型D/A转换器D开关树型D/A转换器39. 函数是最简 表达式。A 或与B与或C与非与非D或非或非40. 一个4位移位寄存器原来的状态为0000，如果串行输入始终为1，则经过4个移位脉冲后寄存器的内容为 。A 0001B0111C1110D111141. 一个用555定时器构成的单稳态触发器的正脉冲宽度为 。A 0.7RCB1.4RCC1.1RCDRC42. 在下列各图中，异或逻辑对应的逻辑图是 。A BCD43. 用触发器设计一个同步十七进制计数器所需要的触发器数目是 。A 2B3C4D544. 已知TCP是8位逐次渐近型A/D转换器的输入时钟周期，则完成一次转换需要的时间是 TCPA 8B9C10D1145. 为产生周期性矩形批波，应当选用 。A 施密特触发器B单稳态电路C多谐振荡器D译码器46. 在何种输入情况下，“或非”运算的结果是逻辑“1” 。A 全部输入是“0”B任意输入是“1”C仅一输入是“1”D全部输入是“1”47. 如下图电路，设现态Q1Q2 = 00，经三个脉冲作用后，Q1Q2 的状态应为 。A 10B00C11D0148. 在下列逻辑电路中，不是组合逻辑电路的有 。A 译码器B编码器C全加器D寄存器49. 现有2568位的RAM,欲将存储容量扩大为10248位的RAM,应采用 方式来实现。A 字扩展B位扩展C字和位两者组合扩展D50. 一个32路数据选择器，其地址输入（选择控制输入）端有 。 A B C D A 2个B3个C4个D5个51. 如下图所示电路中，CP脉冲的频率为8KHZ，则输出端Q的频率为 。A 1 kHZB2 kHZC4 kHZD8 kHZ52. 下列关于n变量最小项“相邻性” 描述正确的是 。A 两个最小项只有一个因子不同B两个最小项只有一个因子相同 C两个最小项没有一个因子不同 D两个最小项所有的因子都不同53. 在下列电路中，只有 属于组合逻辑电路。A 触发器B计数器C数据选择器D寄存器54. 若一个10位二进制A/D转换器的基准电压VREF = -10.24V，则当输入为2.56V时，结果为 。A 0100000000B1100000000C1000000000D010000001055. 用代码代表特定信号或者将代码赋予特定含义的过程称为 。A 译码B编码C数据选择D奇偶校验56. 一个倒T网络的10位D/A 转换器的最小输出电压为0.01V, 则当D = （1100000100）2时，对应的输出电压Vo为 V。A 7.72B8.56C9.64D10.2557. 在二进制译码器中，若输入有4位代码，则输出有 信号。A 2个B4个C8个D16个58. 1、555定时电路端不用时，应当 。A 接高电平 B接低电平C通过0.01F的电容接地D通过小于500的电阻接地59. 下列函数中 式是函数Z=AB+AC的最小项表达式。A BCD60. 若一个10位二进制A/D转换器的满刻度输出电压为Vomax = 10.23V, 当输入 D = （1100000010）2时，输出电压为 V 。A 2.56B5.12C7.7D8.5861. 可以用来实现并/串行转换和串/并行转换的器件是 。A 计数器B移位寄存器C全加器D存储器62. 当异步置数端时，输出状态是在CP由1变0时刻发生变化，且与CP=1期间输入状态变化无关，只取决于CP由1变0前瞬间输入状态而定的触发器是 。A 基本RS触发器BD锁存器C同步JK触发器D负边沿JK触发器63. 回差是 电路的主要特性参数。A 时序逻辑B施密特触发器C单稳态触发器D多谐振荡器64. 由10级触发器构成的二进制计数器，其模值为 。A 10B20C1000D102465. 在下列各图中，或非逻辑对应的逻辑图是 。A BCD66. 如图1所示电路中，CP脉冲的频率为2KHZ，则输出端Q的频率为 。 图1A1 kHZB2 kHZC4 kHZD8 kHZ67. 10若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容变为 。A 0111B0110C1000D001168. 逻辑函数 的反函数为 。A BCD69. 在下列逻辑电路中，不是组合逻辑电路的有 。A 译码器B编码器C全加器D寄存器70. 下列触发器中没有约束条件的是 。A 基本RS触发器B主从RS触发器C钟控RS触发器D钟控JK触发器71. 存在约束条件的触发器是 。A 基本RS触发器BD锁存器CJK触发器DD触发器72. 能起定时作用的电路是 。A 施密特触发器B单稳态电路；C多谐振荡器 D译码器73. 能完成两个1位二进制数相加并考虑到低位来的进位的电路称为 。A 编码器B译码器C全加器D半加器74. 欲把幅度变化较大不规则的输入波形变换为幅度一定与宽度一定的矩形脉冲，应选择 电路。A 多谐振荡器B基本RS触发器C单稳态触发器D施密特触发器75. n变量可以构成 个最小项。A nB2nC2nD2 n- 176. 如图所示电路，设现态Q1 Q2=00，经三个脉冲作用后，Q1 Q2的状态应为 。A 10B00C11D0177. 在8位D/A、转换器中，其分辨率是 。A 1/8B1/256C1/255D1/278. 若4位二进制加法计数器正常工作时，由0000状态开始计数，则经过43个输入计数脉冲后，计数器的状态应是 。A 0011B1011C1101D111079. 时序逻辑电路中必须有_。A 输入逻辑变量B时钟控制信号C计数器D编码器80. 当CMOS主从边沿D触发器的异步置0端RD=0和异步置1端SD=1 时，则触发器的次态 。A 与CP和D有关B与CP和D无关C只与CP有关D只与D有关81. 同步计数器结构含义是指 的计数器。A 由同类型的触发器构成B各触发器的时钟端连在一起，统一由系统时钟控制C可用前级的输出做后级触发器的时钟D可用后级的输出做前级触发器的时钟82. 在组合逻辑电路的常用设计方法中，可以用 来表示逻辑函数。A 真值表 B状态表C状态图D特性方程83. 石英晶体多谐振荡器的主要优点是 。A 电路简单B频率稳定度高C振荡频率高D振荡频率低84. 逻辑函数Y = AB 与 Y = AB满足 关系。A 互非B对偶C相等D无任何关系85. 一个16路数据选择器，其地址输入（选择控制输入）端有 _ 个。 A B C D A 16个B2个C4个D8个86. 时序逻辑电路中一定包含 。A 触发器B组合逻辑电路C移位寄存器 D译码器87. 下列器件中，不属于时序逻辑电路的是 。A 计数器B移位寄存器C全加器 D脉冲序列发生器88. 常用的A/D转换电路是 A/D转换器。A 逐次逼近型B双积分型C并联型DV-F型89. 在下列功能表示方法中，不适合用于表示时序逻辑电路功能的是 。A 状态转换图B特性方程C状态转换表D数理方程90. 为把50Hz的正弦波変成周期性矩形波，应当选用 。A 施密特触发器B单稳态电路C多谐振荡器D译码器91. 边沿JK触发器是 。A 在CP上升沿触发B在CP下降沿触发C在CP=1的稳态下触发D与CP无关的92. 555定时电路号端即控制电压端VC不用时，应当 。A 接高电平B接低电平C通过0.01F的电容接地D直接接地93. 10位二进制A/D转换器的分辩率是 。A 1/10B1/100C1/1023D1/102494. 六管组成的静态RAM存储单元由于管子数目多,所以功耗大,而三管组成的动态RAM存储单元功耗较低,但它在进行读出信息操作后,对存储单元要进行 。A 立即重新写入信息操作B刷新操作C定期写入信息操作D95. 同或逻辑对应的逻辑图是 。A BCD96. 八位DAC电路可分辨的最小输出电压为10 mv ，则输入数字量为（10000000）B时，输出电压为 。A 2.56VB1.28VC1.27VD2.55V1 97. 求一个逻辑函数F的反函数，下列哪种说法不正确： 。A “.”换成“+”，“+”换成“.”B原变量换成反变量，反变量换成原变量C变量不变D常数中的“0”换成“1”，“1”换成“0”98. 一个4路数据选择器，其地址输入（选择控制输入）端有_个。A 2个B3个C4个D5个99. 在几个信号同时输入时，只对优先级别最高的进行编码叫 。A 数据选择B优先编码C数据比较D译码100. 若JK触发器的原状态为0，要在CP作用后仍保持为0状态，则JK的值应是 。A J=1，K=1BJ=1，K=0CJ=0，K=DJ=，K=二、判断题(每题1分)1. 同或逻辑函数 Z 对应的逻辑图是下列选项中的D。答案A 答案B 答案C 答案D 2. 可编程逻辑阵列PLA) 和可编程阵列逻辑 (PAL) 两器件的区别是前者或阵列是可编程的,而后者或阵列是固定的,两者的与阵列均可编程。( )3. 可以用来暂时存放数据的器件叫寄存器。（ ）4. 同步计数器是下列选项A 所指的计数器。（ ）A 由同类型的触发器构成B各触发器时钟端连在一起，统一由系统时钟控制C可用前级的输出作后级触发器的时钟D可用后级的输出作前级触发器的时钟5. 把D 触发器转换为 T触发器的方法是将 D 接至 。（ ）6. 维持-阻塞D 触发器的触发为下列选项中的A。（ ）A 下降沿触发B上升沿触发C高电平触发D低电平触发7. 如图所示电路的输出 。( )8. ：在工作速度要求较高时，在同步计数器和异步计数器两者之中，应选用同步计数器。（ ）9. 一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少7位二进制数才能满足要求。（ ）10. 在二进制译码器中，若输入有4位代码，则输出信号数应选用下列选项中的C。A 2个B4个C8个D16个11. 半导体数码管的每个显示线段都是由下列选项中的C构成的A 灯丝B发光二极管C发光三极管D熔丝12. 如图所示电路的输出 。( )13. 由8级触发器构成的二进制计数器模值为16。（ ）14. 将CMOS或非门作如图所示连接,其输出为 下列答案中的C 。（ ）A F=1BF=0CF=AD15. 对TTL与非门多余输入端的处理，不能将它们用下列选项中的A方式处理。（ ）A 与有用输入端连在一起B悬空C接正电源D接地16. 若将使用正逻辑门等值转换成负逻辑门来表示，则它们输出与输入之间的逻辑关系的表达式为下列选项中的C。（ ）A 互为反函数B互为对偶式C相等D答案都不正确17. 如图所示电路的输出 F=0。( )18. 用触发器设计一个同步十七进制计数器所需要的触发器数目为下列选项中的D所指。（ ）A 2B3C4D519. 已知、 是2个与非门构成的基本 RS 触发器的输入端，则约束条件为下列选项中的D。（ ）A R+S = 1BR+S = 0CRS = 1DRS = 020. 用8 级触发器可以记忆的不同状态为下列选项中的D。（ ）A 8B16C128D25621. 欲实现一个三变量组合逻辑函数，应选用下列选项中的C。（ ）A 编码器B译码器C数据选择器 D22. 由10级触发器构成的二进制计数器，其模值为下列选项中的D。（ ）A 10B20C1000D102423. 设计一个能存放8位二进制代码的寄存器，需要触发器的个数为下列选项中的A所指。（ ）A 8B4C3D224. 由4 个触发器构成的寄存器可以存入 4 位二进制代码。（ ）25. 用OD门(或OC实现函数 , 应采用如图所示的 C 图的电路。（ ）26. 对于TTL与非门，只要有一个输入为低电平，则输出就为1 （高电平），所以对与非门多余输入端的处理不能接0 （低电平）。（ ）27. JK型边沿触发器的触发是选用下列选项中的A。（ ）A 在CP 上升沿触发B在CP 下降沿触发C在CP = 1 的稳态下触发D与CP 无关28. 在TTL 集成与非门中，多发射极晶体管T1 的主要作用是下列选项中的B。（ ）A 倒相B逻辑乘C提高带负载能力 D提高抗干扰能力29. 一般TTL集成门电路的平均传输延迟时间比CMOS 集成门电路小。功耗比CMOS 门电路的大。（ ）30. 正逻辑的与门是负逻辑的或门；正逻辑的或门是负逻辑的与门，如下图(a)和(b)所示。（ ） ( a ) ( b )31. 能完成两个1位二进制数相加并考虑到低位来的进位的器件称为下列选项中的C。（ ）A 编码器B译码器C全加器D半加器32. 在 TTL 三态门、OC门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为异或门，能实现总线连接方式的门为OC门。（ ）33. 如需要判断两个二进制数的大小或相等，可以使用下列选项中的C。（ ）A 译码器B编码器C数据选择器D数据比较器34. 把JK 触发器转换为 T触发器的方法是将 J = 1，K = 1。（ ）35. 任一时刻的稳定输出不仅决定于该时刻的输入，而且还与电路原来状态有关的电路叫组合逻辑电路。（ ）36. 用代码代表特定信号或者将代码赋予特定含义的过程称为下列选项中的C。（ ）A 译码B编码C数据选择D奇偶校验37. 一个4位移位寄存器原来的状态为0000，如果串行输入始终为1，则经过4个移位脉冲后寄存器的内容为下列选项中的D 所指。（ ）A 0001B0111C1110D111138. 由或非门构成的基本RS触发器,当R = 1,S = 0时,则输出状态应选为下列选项中的B。A Q = 0BQ = 1CD39. 具有两个稳定状态并能接受、保持和输出送来的信号的电路叫触发器。（ ）40. 函数Y(A、B、C)的波形如图所示,它代表的逻辑函数为奇校验器的输出。( )41. 当集成维持-阻塞D 型触发器的异步置0 端异步置1端时，则触发器的次态，其工作状态应选择下列选项中的B。（ ）A 与CP 和D 有关B与CP 和D 无关C只与CP 有关 D只与D 有关42. 已知R、S 是或非门构成的基本 RS 触发器的输入端，则约束条件为下列选项中的A。（ ）A RS = 0BR+S = 1CRS = 1DR+S = 043. 对于或非门，只要有一个输入为高电平，则输出就为0 （低电平），所以对或非门多余输入端的处理不能接1 （高电平）。（ ）44. 用74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式为 。( )45. 由于在系统可编程逻辑器件具有较强的逻辑功能,在逻辑电路使用中,通过编程可实现任意所需的组合或构成时序逻辑电路。( )46. N 级触发器可以记忆 2n+1种不同的状态。（ ）47. 正边沿D触发器,在时钟脉冲CP正边沿到来前D为1,而CP正边沿后D变为0,则CP正边沿后输出状态为应选为下列选项中的B。（ ）A Q = 0BQ = 1 CD48. 欲将2输入端的与非门、异或门、或非门作非门使用，其多余输入端的接法可依次是下列选项中的A。（ ）A 接高电平，接高电平，接低电平 B接高电平，接低电平，接低电平C接高电平，接高电平，接高电平D接低电平，接低电平，接低电平49. 若 JK 触发器的原状态为0， 欲在 CP 作用后仍保持为 0 状态，则激励函数JK 的值应选下列选项中的C。（ ）A J=1， K=1BJ=0， K=0CJ=0， K= DJ=d, K=50. 在设计同步时序电路时，检查到不能自行启动时，则应采取下列选项中的B方法。（ ）A 只能用反馈复位法清零B只能用修改电路及变动驱动方程的方法C必须用反馈复位法清零并修改驱动方程D采用反馈置位法51. 可以用来实现串/并转换的器件为下列选项中的B 所指。（ ）A 计数器B移位寄存器C存储器D全加器52. 在下列器件中，不属于时序逻辑电路的为下列选项中的D 所指。（ ）A 计数器B移位寄存器C全加器 D序列信号检测器53. 与TTL电路相比,CMOS电路具有功耗低,结构相对简单,便于集成化等优点。（ ）54. CM0S逻辑门是单极型门电路,而TTL逻辑门是双极型门电路。（ ）55. 由与非门构成的基本RS触发器,当，时,则输出状态应选为下列选项中的B。（ ）A Q = 1BQ = 0CD56. 输出端可直接连在一起实现“线与”逻辑功能的门电路是下列选项中的C。（ ）A 与非门 B或非门COC门D三态门57. 边沿结构的触发器其次态仅取决于CP下降沿（或上升沿）到达前瞬间的输入信号状态，而在此前或后的一段时间内，输出状态不受输入信号影响。故此触发器可用来解决直接控制问题。（ ）58. 用n 级触发器组成计数器，其最大计数模是 2n。（ ）59. 正逻辑的或非门是负逻辑的与非门；正逻辑的与非门是负逻辑的或非门，如下图（a）和(b)所示。（ ） ( a ) ( b )60. 通过四位数值比较器HC85比较两数的大小时,在A3 =B3、A2=B2情况下,如果A1B1,则输出F(AB=1,F(AB)=F(A=B)=0。( )61. 在TTL 类电路中，输入端悬空等效于接0（低电平）。（ ）62. 异步计数器设计时，比同步计数器设计多增加的设计步骤为下列选项中的D 所指。（ ）A 画原始状态转换图B进行状态编码C求时钟方程D求驱动方程三、填空题(每题1分)1. 对于JK触发器，若J=K，则可完成（ ）触发器的逻辑功能；若 J=K=1，则可完成（ ）触发器的逻辑功能。2. 石英晶体多谐振荡器可以产生（ ）的时钟脉冲。3. 逻辑变量和函数只有( )和( )两种取值，而且它们只是表示两种不同的逻辑状态。4. 在( )电路中，任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。5. 一个10位D/A转换器的每个量化单位电压表示0.025V电压，则它最大能表示（ ）V电压。6. 三种基本逻辑门是( )、( )、( )。7. 常用的数模转换电路是（ ）。8. 逻辑函数F=AC+B的最小项表达式为（）。9. 将每组输入的二进制代码译成对应的输出高、低电平信号的逻辑电路叫( )。10. 用反演规则写出逻辑函数的反函数是( )。11. 以输出二进制代码的位数表示分辨率的高低，位数越多，说明量化误差越（ ），转换精度越（ ）。12. 请将十进制数102转换为二进制数( ）。将二进制数（11011.1010）2转换为十进制数（ ）13. A/D转换器电路中首先要对模拟信号进行（ ）、然后再进行（ ）和（ ）。14. 时序逻辑电路按触发器时钟端的连接方式不同可分为（ ）时序电路和（ ）时序电路两类。15. 组合逻辑电路在结构上不存在输出到输入的（ ）,因此（ ）状态不影响（ ）状态。16. 全面描述一个时序逻辑电路的功能，必须使用三组方程式，它们是（ ）。17. 逻辑电路分析是指给定一个逻辑电路，通过分析指出电路的( )。18. 将二进制数（110100101101）2转换成十进制数是( )，转换成十六进制数是( )。19. 能够存储1位二值信号的基本单元电路统称为( )。20. 只读存储器ROM的掩模ROM的存储单元是通过（ ）或（ ）器件的有无来存储1、0信息，而可编程ROM即PROM的存储单元是通过（ ）通断来存储1、0信息。21. 请将十进制数342转换为二进制数（ ）。将二进制数（111011.0111）2转换为十进制数（ ）。22. 根据逻辑功能的不同特点，可以把数字电路分成( )和( )两大类。23. 3位逐次逼进型A/D转换器除了有比较器、控制逻辑电路、数码寄存器和环形右移寄存器外，还必须包含（ ）转换器等5部分电路组成。24. 逻辑函数F=AB+CD的最小项表达式为（ ）。25. 若一个14位D/A转换器的满刻度输出电压为Vomax = 10V, 当输入D =（10111010101111）2时，输出电压为（ ）V。26. 用4k8位的RAM芯片组成16k8位的存储器需要（ ）片，组成32k8位的存储器需要（ ）片。27. 逻辑代数中的三种基本运算是( )、( )、( )。28. 石英晶体多谐振荡器的振荡频率仅决定于晶体本身的（ ），而与电路中（ ）的数值无关。29. 已知 Intel 2732 是 4k8 位的 ROM 集成电路芯片,它有地址线（ ）条,数据线（ ）条。30. 请将十进制数58转换为二进制数（ ）。将二进制数（101001.1101）2转换为十进制数（ ）。31. T触发器的特性方程为（ ）。D触发器的特性方程是（ ）。32. 动态存储器DRAM的优点是（ ）、（ ）,其缺点是（ ）。33. 请将十进制数112转换为十六进制数（ ）。将二进制数（10100.011）2转换为八进制数（ ）。34. 欲把输入的正弦波信号转换成同頻的矩形波信号，可采用（ ）电路。35. 实现两个1位二进制数相加的器件叫做（ ），实现两个同位二进制数的加数和来自低位的进位二进制数三者相加的器件叫做（ ）。36. 数字量的变化在时间上和数量上都是( )，表示数字量的信号叫( )，工作在其下的电子电路叫做( )。37. D/A和A/D转换器的主要技术指标是（ ）和（ ）。38. 如果不考虑有来自低位的进位将两个1位二进制数相加，称为( )，实现其运算的电路叫( )。39. 十进制数(1265)10 = 二进制数( ) = 十六进制数( )。40. 在最小项的性质中有：n变量的全体最小项之和为（ ），任意两个最小项之积为（ ）。41. 组合逻辑电路是指任何时刻电路的输出仅由当时的（ ）决定。42. 逻辑函数 F=AB+C 的最小项表达式为（ ）。43. 若需要将缓慢变化的三角波信号转换成矩形波，则采用（ ）组成电路来完成。44. 随机存取存储器RAM有（ ）和（ ）两种类型。45. 请将十进制数43转换为二进制数（ ）。将二进制数（0.0010）2转换为十进制数（ ）。46. 用4k8位的RAM芯片组成16k8位的存储器需要( )片，组成64k8位的存储器需要( )片。47. 随机存取存储器中的信息代码随时可按指定地址进行（ ）或（ ）,但当失去电源后, 所存储代码将会全部（ ）。48. 逻辑函数F(A,B,C)=A+BC的最小项表达式是 ( )。49. 对于T触发器，若现态为0，欲使次态为1，输入T=（ ），若现态为1，欲使次态仍为1，输入T=（ ）。50. 可编程逻辑器件除了应用原先的 PROM、EPROM、E2PROM 电路结构外，还发展成（ ）、（ ）、（ ）、ISP-PLD、FPGA、及isp GDS 等。51. 由两个与非门构成的基本RS触发器的输入信号为和，则其特性方程为 = （）。约束方程是（）。52. D触发器的状态方程是( )，JK触发器的状态方程是( )。53. 用4k8位的RAM芯片组成16k8位的存储器需要（ ）片，组成32k8位的存储器需要（ ）片。54. 多谐振荡器是用来产生（ ）的电路；脉冲整形电路可由（ ）触发器和（ ）触发器来完成。55. 用对偶规则写出逻辑函数的对偶式是( )。56. 八位移位寄存器，串行输入时经( )个CP脉冲后，才能使八位数码全部移入寄存器中。若该寄存器已存满8位数码，欲将其串行输出，则需经( )个CP脉冲后，数码才能全部输出。57. RAM的优点是（ ），缺点是（ ）。58. 组合逻辑电路的逻辑功能特点是，任意时刻的( )状态仅取决于该时刻 ( )的状态，而与信号作用前电路的状态( )。59. 构成半导体存储器中一个字的二进制位数称为（ ）。又把8位数的字称为（ ），16位称为（ ）。60. 逻辑函数F=AB+C的最小项表达式为 ( )。61. 集成施密特触发器应用很广，常可用于（ ）、（ ）、（ ）等电路。62. 任意两个最小项之积恒为（ ），全体最小项之和恒为( )。63. T触发器的状态方程是( )，JK触发器的状态方程是( )。64. 单稳态触发器具有一个（ ）和一个（ ）。65. 若n是输入信号的有效位数，则D/A转换器的分辨率是（ ）。66. 随机存储器RAM分为（ ）和（ ）两大类。67. 施密特触发器的回差的主要作用是（ ）。68. 已知 Inte1 2114 是 lk4 位的 RAM 集成电路芯片,它有地址线（ ）条,数据线（ ）条。69. 由111结果为（ ）、由1111的结果是（ ），由此可知奇数个“1”异或起来结果为（ ），偶数个“1”异或结果是（ ）。70. 将十进制数（215）10转换成二进制数是( )，转换成十六进制数是( )。71. 用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫( )。72. 在数字信号的传输过程中，有时需要从一组输入数据中选出某一个来，这时用到的逻辑电路叫做( )。73. 半导体二极管具有( )特性，即外加正向电压时( )、外加反向电压时( )。74. 对于D触发器，在不使用直接置数端时，若现态为0，欲使次态为1，输入D=（ ）；对于T触发器，欲使 ,输入T=（ ）。75. 对数/模转换过程中的取样/保持电路，若 是取样频率， 是输入信号的最大频率，这两者关系必需满足( )。76. R-2R倒T形电阻网络数模转换电路必须外加（ ）电源，其极性必须与单极性输出电压极性（ ）。77. D触发器的状态方程是( )，JK触发器的状态方程是( )。78. 1位触发器可以存储（ ）位二进制信息，1位二进制信息有（ ）和（ ）二种状态。79. 一个倒T网络的10位D/A转换器，VREF = +5V，Rf = R, 则当D = （0101010100）2 时，对应的输出电压Vo = （ ）。80. RS触发器的状态方程是( )约束条件是( )，D触发器的状态方程是( )。81. 试问存储容量为5128位的RAM，有（ ）位地址输入线、（ ）字线和（ ）位线。82. 一个8位D/A转换器，当输入为10000001时输出电压为5V，则输入为01010000时，输出电压为（ ）V。83. 逻辑函数Y的卡诺图若所有格全为1，则Y=( )。84. 在一片存储器芯片的存储容量不够用时,可以采用（ ）方法将多片存储器芯片组合起来。根据增加字数或位数的需要，通过（ ）或（ ）方法来解决。85. 对于微分型单稳态电路，正常工作时其输入脉冲宽度应（ ）输出脉冲宽度。86. 用对偶规则写出逻辑函数的对偶式是( )。87. 将二进制、八进制和十六进制数转换为十进制数的共同规则是( )。88. 只读存储器是用来存放固定不变的（ 二 ）进制数码,在正常工作时,只能（ ）存储代码, 而不能（ ）代码。当失去电源后,其信息代码不会（ ）。89. (100101010011.00110111)8421BCD表示的十进制数是( )。90. 为了把时序电路的逻辑功能直观、形象地显示出来，可将其逻辑关系表示为（ ）、（）或（ ）的形式。91. 请将十进制数112转换为十六进制数（）。将二进制数（10100.011）2转换为八进制数（