ESD设计基本防治原则 (2).doc

靜電（）防治基本設計原則Design RulePage 7 of 7 ESC Ver. 0.1/ 前言：產品體積的小型化，是產品設計的主要潮流，也因此造成靜電放電（- Electro Static Discharge）的防治成為設計工程師的嚴重挑戰，需要結合機構，電路設計，及Layout 等各功能整合，才能讓產品在最低的成本下達到適當的ESD防護能力。ESD 的對策與所有的設計結構相關，必須於設計初期進行規劃，使能夠得到最低的成本與有效的成效。 各設計階段的設計規劃一. 專案開始階段：1. 與客戶共同確認設計目標，例如測試電壓及要求的Performance2. 選用較高靜電耐受能力的關鍵原件。 二. 初步設計階段：1. 依據設計目標及設計原則，於整體結構設計時，充分考慮到機殼結構/隔離/接地/表面處理/外露連接器/遮蔽處理等必要對策。三. 細部設計階段：1. 需考慮加入或保留ESD抑制電路的設計，並依循Layout原則，降低對產品的影響。四. 工程驗證階段：1. 需依據要求規格及測試規範，加嚴測試的防護能力，或記錄所有失效的模式，必加以設計上的對策。五. 設計驗證階段/量產驗證階段：1. 依規格及測試規範進行驗證及保留驗證記錄。 的法規及規格要求- Test Method國際標準：ESDEN61000-4-2or IEC1000-4-2 （一般商用產品）- Specification ：8kV Air & 4kV Contact- Performance Criteria：B - (Degradation during the test but conformity with product specs after the test)- 客戶有更高的特別規格需求時，需討論及符合客戶規格。 的基本測試模式- 依據 圖一的測試電路及一般CE EN61000-4-2 8KV 的電壓規格高達 10-20 安培的電流將會瞬間通過待測物的放電路徑，一般的電路原件都會因此損壞ESD脈衝產生器150 pF電容通過330電阻放電（圖一） 的基本對策方式說明產品設計者必須依據，下列的設計及預防原則，避免ESD對產品的破壞1. 以結構或遮蔽方式，避免直接衝擊電路原件2. 考慮所有外露金屬零件的接地方式，確保能有效引導能量經過接地方式的排除3. 電路設計應對敏感原件進行預防的保護電路設計4. PCB Layout 應依據原則，於原件位置，路徑，及靜電防治處理，以減少ESD對電路的可能的影響5. 對軟體及電路的設計考慮Auto Recover的設計模式 的基本設計原則說明：壹、 外殼設計&結構設計 原則一. 結構上設計足夠的延面距離設計原則說明1. PCB或電子元件與外部(開孔)是否保持足夠空間（延面）距離 (如圖二-A)15KV 14mm / 8KV 6mm / 4KV 4mm一般空氣的絕緣能力，如果延面距離不足，靜電將突破空氣絕緣，產生火花，靜電能量將移轉到電路或原件，產生破壞2. 外殼之接合面是否設計為互崁式增加放電的延面距離，避免由外殼接縫對內部零件放電(如圖二- 1)3. 避免使用金屬或金屬塗裝的按鍵、旋鈕因為會導電，導入靜電對內部零件放電(如圖二- 2)4. 螺絲孔與內部元件距離是否足夠會經過螺絲，導入靜電對內部零件放電(如圖二- 3)5. 所有設計須有另加隔離片的空間隔離導電零件的放電路徑，增加放電的延面距離(如圖二- 4)6. 非經常使用之外接Connector是否有隔離罩可遮蔽避免直接接觸放電的可能性(如圖二- 5)7. 如果一個機殼或者主板要內裝幾個電路板，應該將對靜電最敏感的電路板放在最中間。避免靜電的直接及間接影響8. PCB要插入機殼內，不要安裝在開口位置或者內部接縫處。避免外部靜電放電的可能性9. 要有足夠空間，以避免阻礙PCB設計 PCB上的對策需要空間處理AA42531（圖二）二. 機殼設計應注意開孔及接地設計原則說明1. 避免不必要的外殼開孔/間隙減少外部放電的機會2. 所有孔洞或縫隙不能大於2cm 避免靜電放電測試器的Test finger被深入機殼，造成放電3. 使用多個小孔取代一個大孔 同上4. 不可在接機殼地或靜電敏感組件附近挖孔 減少外部放電的機會5. 外殼的金屬部份需接機殼地 外露金屬零件必須承受Contact ESD測試，應以接地路徑將能量宣洩6. 外接介面之Connector其金屬殼是否良好接地對Connector 應以機械固定的金屬鎖固或焊接方式接地7. 所有相連接之金屬材料間應考慮磁阻及避免電位腐蝕效應 不同金屬之間會因為電位差產生電池效應，而逐漸腐蝕三. Cable 設計原則設計原則說明1. 介面電纜可如適當之共模式Choke，使靜電等暫態放電電壓經由Choke放電，避免放電導入內部電路而造成失效。以電感性阻抗降低及避免靜電暫態突波的進入2. 電纜如果採用Shield時，Shield端必須搭接良好，而且Shield線與接頭相接時，保持360。密接，並在機殼地端落地。Cable Shield 必須有良好接地3. 避免暫態大電壓或大電流效應，電纜輸入端可加一電壓保護元件或旁路濾波電容。線帶或綑線之佈線，儘可能安排以地線隔開信號線一信號線之方式，則地線間有隔離與Decoupling之功用。以電路吸收導入的靜電暫態突波4. I/O信號線可選用適當濾波器、Ferrite Bead或採用Pin Filter Connector。以電路吸收導入的靜電但暫態突波貳、 PCB抗靜電設計原則： 在PCB板的設計當中，可以通過分層、恰當的佈局佈線和安裝實現PCB的抗ESD設計。在設計過程中，通過預測可以將絕大多數設計修改僅限於增減元器件。通過調整PCB佈局佈線，能夠很好地防範ESD。以下是一些常見的防範措施。一. Placement Rule ：1. 減少迴路面積(面積越大，所包含的場流量越大，其感應電流越大)。 2. 盡可能將所有連接器都放在一邊。3. PCB接地面積越大越好。 4. 所有的組件越近越好。 5. 同一特性元件越近越好。 6. 對易受ESD影響的電路，應該放在靠近電路中心的區域，這樣其他電路可以爲它們提供一定的遮罩作用。二. Grounding Rule ： 1. PCB的接地線需要低阻抗且要有良好的隔離。 2. 要以下列方式在電路周圍設置一個環形地：(1)除邊緣連接器以及Shield ground以外，在整個週邊四周放上環形地通路。 (2)確保所有層的環形地寬度大於2 .5mm。(3)每隔13mm用過孔將環形地連接起來。 (4)將環形地與多層電路的公共地連接到一起。(5)對安裝在金屬機殼或者遮罩裝置裏的雙面板來說，應該將環形地與電路公共地連接起來。不遮罩的雙面電路則應該將環形地連接到Shield ground，環形地上不能塗阻焊劑，以便該環形地可以充當ESD的放電棒，在環形地(所有層)上的某個位置處至少放置一個0.5mm寬的間隙，這樣可以避免形成一個大的環路。信號佈線離環形地的距離不能小於0.5mm。3. PCB之外圍是否保留較寬接地以洩放能量4. 在可能的情況下，要用地填充未使用的區域，每隔60mm距離將所有層的填充地連接起來。5. 存在多組電源和地時，以格子方式連接。 6. 對於雙面PCB來說，要採用緊密交織的電源和地柵格。電源線緊靠地線，在垂直和水平線或填充區之間，要盡可能多地連接。一面的柵格尺寸小於等於60mm，如果可能，柵格尺寸應小於13mm。7. 確保在任意大的地填充區(大約大於25mm6mm)的兩個相反端點位置處要與地連接。8. 適當的分離Shield Ground與Signal Ground，使用電容0.1uF / 0.001uF連接Shield & Signal Ground，可有效同時解決ESD與EMI之問題。(電容的size至少為0805以上或Dip元件)三. Routing Rule ： 1. Reset線、中斷信號線或者邊沿觸發信號線不能佈置在靠近PCB邊緣的地方。2. 要特別注意Reset線、中斷信號線或者邊沿觸發信號線的佈線。 (1)要採用高頻濾波。(2)遠離輸入和輸出電路。(3)遠離電路板邊緣。3. 每一個電路盡可能緊湊，要確保信號線盡可能越短越好。 4. 確保信號線和相應回路之間的環路面積盡可能小。對於長信號線每隔幾釐米便要調換信號線和地線的位置來減小環路面積（交錯佈置）。5. 信號線的長度大於300mm時，一定要平行布一條地線，信號線越靠近地線越好。6. 不能將受保護的信號線和不受保護的信號線並行排列。7. 多層板的內層同樣需要隔離。 8. I/O電路要盡可能靠近對應的連接器。9. 在能被ESD直接擊中的區域，每一個信號線附近都要布一條地線。10. 要注意Ferrite Bead下、Pad之間和可能接觸到Ferrite Bead的信號線的佈線。有些Ferrite Bead導電性能相當好，可能會産生意想不到的導電路徑。11. 每個數位IC，在它的Vcc與GND間一定要在靠近積體電路晶片每一個電源Pin的地方放置Decoupling電容，作PCB Layout時迴路面積要小，保留不用銅箔，增加線間或線與銅箔間之Decoupling效果。12. 高雜訊信號如數位線路之Clock、晶體振盪器等信號，或高頻電路/大電流電路應規劃走線儘量縮短，優先安排靠近電路板I/O接頭附近。13. 通常在接收端放置瞬態保護器。用短而粗的線(長度小於5倍寬度，最好小於3倍寬度)連接到Shield ground。從連接器出來的信號線和地線要直接接到瞬態保護器，然後才能接電路的其他部分。14. 在距離每一個連接器80mm範圍以內放置一個高頻旁路電容。15. 在連接器處或者離接收電路25mm的範圍內，要放置濾波電容。(1) 用短而粗的線連接到Shield ground或者接收電路地(長度小於5倍寬度，最好小於3倍寬度)。(2)信號線和地線先連接到電容再連接到接收電路。四. PCB板上螺絲孔與外露金屬連接的設計： 1. 機構設計或加防護片加長靜電進入的延面距離（路徑），防止靜電進入。 2. 在螺絲孔板邊緣設計一條銅箔，直接連回主地，不可連接其它迴路，並適度露銅或取消阻焊，以吸收靜電。 3. 外露金屬必須接地，但仍容易被ESD擊中，因此金屬本體及延伸至PC板內部線路周圍必須隔離2mm以上間隙。 4. PCB裝配時，不要在頂層或者底層的Pad上塗覆任何焊料。使用具有內嵌墊圈的螺釘來實現PCB與金屬機殼/遮罩層或接地面上支架的緊密接觸。五. Layout Basic Rule ： 1. 在電源和地之間放置高頻旁路電容。2. 盡可能使用多層PCB，相對於雙面PCB而言，地平面和電源平面，以及排列緊密的信號線地線間距能夠減小共模阻抗和感性耦合，使之達到雙面PCB的1/10到1/100。儘量地將每一個信號層都緊靠一個電源層或地線層。對於頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB，可以考慮使用內層線。3. 選用電路板儘可能用多層板，洗製電路板時應先整體規劃Ground Plane,PowerPlane及Signal Plane使達到最佳之濾波與屏蔽功效。參、 ESD測試及補救措施:一. 測試的原則及步驟 ：可以根據下面的步驟來發現並分析產生的問題及原因。 1. 需在控制的環境（溼度，溫度，接地）內進行測試，確認儀器是經過校驗的。2. 仔細觀察實驗現像。注意電弧的放電強度及放電方向，讓ESD放電槍(GUN)從不同方向靠近放電點，觀察現像有何不同，分析靜電是如何進入機身。 3. 逐漸增加或減少放電電壓，觀察樣品是在哪個電壓區間產生失效。例如，在做空氣放電測試時，如果8KV不能通過，向下打6KV、4KV；如果8KV通過，則向上打10KV、12KV、15KV觀察實驗現像。 4. 畫圖及列表，詳細記錄實驗現像。畫出樣品正面，反面及側面示意圖，準確標注放電點，必要處以彩色筆標出電弧方向。列表詳細記錄每一放電點的實驗現像。如某點在某一正負電壓值放電次數、失效次數及每次失效現像，是關機、重新啟動還是顯示不正常，都詳細記錄以便參考。 5. 一台樣品的現像總是帶有隨機性，需要對幾台樣品進行同樣的測試，找出失效的共性現像，以便準確判斷失效原因。 6. 根據實驗現像進行分析，判斷失效原因。由於ESD 的失效原因是多種多樣的，所以由一個現像可能分析出幾種不同的原因，其中的某一個或幾個引起樣品ESD失效。這需要工程師進行更深一步的分析，針對每一種可能進行具體實驗，最終找出失效的真正原因。 二. 失效的補救措施 如果不是萬不得已，盡量找到較好的補救措施，使產品不至於從新設計。分析失效原因之後，必須認真尋找最恰當的補救措施。 1. 必須做大量的試驗來尋找解決方案，針對不同的原因採用不同的方法，如露銅吸收靜電、加導電材料釋放靜電、添加防護墊及防靜電元件等方法，將靜電合理阻擋、疏通或吸收。 2. 找到解決方案後，必須對此方案進行進一步的分析，盡量做到經濟並適於量產，避免採用昂貴的零組件及在製造過程中採用手工作業肆、 ESD的保護原件:晶片中加上ESD保護電路不會增加太多成本，因此必須儘量選用耐受性高的原件，減少外加保護線