MCS-51单片机的硬件结构.ppt

第2章MCS 51单片机的硬件结构 2 1MCS 51单片机的基本结构2 2MCS 51单片机的引脚及片外总线结构2 3MCS 51单片机的存储器配置2 4CPU的时序及辅助电路 2 1MCS 51单片机的基本结构 2 1 1MCS 51单片机的基本组成2 1 2MCS 51单片机硬件结构特点2 1 3MCS 51单片机内部结2 1 4输入 输出 I O 端口结构 返回本章首页 2 1 1MCS 51单片机的基本组成 图2 1MCS 51单片机基本结构示意图 2 1 1MCS 51单片机的基本组成 1 一个8位微处理器CPU 2 数据存储器RAM和特殊功能寄存器SFR 3 内部程序存储器ROM 4 两个定时 计数器 用以对外部事件进行计数 也可用作定时器 5 四个8位可编程的I O 输入 输出 并行端口 每个端口既可做输入 也可做输出 6 一个串行端口 用于数据的串行通信 7 中断控制系统 8 内部时钟电路 返回本节 2 1 2MCS 51单片机硬件结构特点 1 内部程序存储器 ROM 和内部数据存储器 RAM 容量 如表2 1所示 2 输入 输出 I O 端口3 外部程序存储器和外部数据存储器寻址空间4 中断与堆栈5 定时 计数器与寄存器区6 指令系统 表2 1MCS 51单片机存储器容量 返回本节 2 1 3MCS 51单片机内部结构 1 运算器运算器由8位算术逻辑运算单元ALU ArithmeticLogicUnit 8位累加器ACC Accumulator 8位寄存器B 程序状态字寄存器PSW ProgramStatusWord 8位暂存寄存器TMP1和TMP2等组成 2 控制器主要由程序计数器PC 指令寄存器IR 指令译码器ID 堆栈指针SP 数据指针DPTR 时钟发生器及定时控制逻辑等组成 P0 0 P0 7 P2 0 P2 7 返回本节 2 1 4输入 输出 I O 端口结构 正如图2 2所示 MCS 51单片机有4个双向并行的8位I O口P0 P3 P0口为三态双向口 可驱动8个TTL电路 P1 P2 P3口为准双向口 作为输入时 口线被拉成高电平 故称为准双向口 其负载能力为4个TTL电路 1 P0口的结构 图2 3P0口的一位结构图 下图为P0口的某位P0 n n 0 7 结构图 它由一个输出锁存器 两个三态输入缓冲器和输出驱动电路及控制电路组成 从图中可以看出 P0口既可以作为I O用 也可以作为地址 数据线用 1 P0口作为普通I O口 输出时CPU发出控制电平 0 封锁 与 门 将输出上拉场效应管T1截止 同时使多路开关MUX把锁存器与输出 驱动场效应管T2栅极接通 故内部总线与P0口同相 由于输出驱动级是漏极开路电路 若驱动NMOS或其它拉流负载时 需要外接上拉电阻 P0的输出级可驱动8个LSTTL负载 输入时 分读引脚或读锁存器读引脚 由传送指令 MOV 实现 下面一个缓冲器用于读端口引脚数据 当执行一条由端口输入的指令时 读脉冲把该三态缓冲器打开 这样端口引脚上的数据经过缓冲器读入到内部总线 输入时 分读引脚或读锁存器读锁存器 有些指令如 ANLP0 A称为 读 改 写 指令 需要读锁存器 上面一个缓冲器用于读端口锁存器数据 原因 如果此时该端口的负载恰是一个晶体管基极 且原端口输出值为1 那么导通了的PN结会把端口引脚高电平拉低 若此时直接读端口引脚信号 将会把原输出的 1 电平误读为 0 电平 现采用读输出锁存器代替读引脚 图中 上面的三态缓冲器就为读锁存器Q端信号而设 读输出锁存器可避免上述可能发生的错误 P0口必须接上拉电阻 在读信号之前数据之前 先要向相应的锁存器做写1操作的I O口称为准双向口 三态输入缓冲器的作用 ANLP0 A 准双向口 从图中可以看出 在读入端口数据时 由于输出驱动FET并接在引脚上 如果T2导通 就会将输入的高电平拉成低电平 产生误读 所以在端口进行输入操作前 应先向端口锁存器写 1 使T2截止 引脚处于悬浮状态 变为高阻抗输入 这就是所谓的准双向口 2 P0作为地址 数据总线 在系统扩展时 P0端口作为地址 数据总线使用时 分为 P0引脚输出地址 数据信息 CPU发出控制电平 1 打开 与 门 又使多路开关MUX把CPU的地址 数据总线与T2栅极反相接通 输出地址或数据 由图上可以看出 上下两个FET处于反相 构成了推拉式的输出电路 其负载能力大大增强 2 P0作为地址 数据总线 P0引脚输出地址 输入数据输入信号是从引脚通过输入缓冲器进入内部总线 此时 CPU自动使MUX向下 并向P0口写 1 读引脚 控制信号有效 下面的缓冲器打开 外部数据读入内部总线 2 P0作为地址 数据总线 真正的双向口 2 P2的内部结构 1 P2口作为普通I O口 CPU发出控制电平 0 使多路开关MUX倒向锁存器输出Q端 构成一个准双向口 其功能与P1相同 2 P2口作为地址总线在系统扩展片外程序存储器扩展数据存储器且容量超过256B 用MOVX DPTR指令 时 CPU发出控制电平 1 使多路开关MUX倒内部地址线 此时 P2输出高8位地址 4 1 2P1口 P3口的内部结构 P1口的一位的结构它由一个输出锁存器 两个三态输入缓冲器和输出驱动电路组成 准双向口 P3的内部结构 DQCLKQ P3 n 读锁存器 内部总线 写锁存器 读引脚 VCC R T P3口引脚 第二输入功能 第二输出功能 一 作为通用I O口与P1口类似 准双向口 W 1 W P3的内部结构 二 P3第二功能 Q 1 此时引脚部分输入 Q 1 W 1 部分输出 Q 1 W输出 DQCLKQ P3 n 读锁存器 内部总线 写锁存器 读引脚 VCC R T P3口引脚 第二输入功能 第二输出功能 W 综上所述 当P0作为I O口使用时 特别是作为输出时 输出级属于开漏电路 必须外接上拉电阻才会有高电平输出 如果作为输入 必须先向相应的锁存器写 1 才不会影响输入电平 当CPU内部控制信号为 1 时 P0口作为地址 数据总线使用 这时 P0口就无法再作为I O口使用了 P1 P2和P3口为准双向口 在内部差别不大 但使用功能有所不同 P1口是用户专用8位准双向I O口 具有通用输入 输出功能 每一位都能独立地设定为输入或输出 当有输出方式变为输入方式时 该位的锁存器必须写入 1 然后才能进入输入操作 P2口是8位准双向I O口 外接I O设备时 可作为扩展系统的地址总线 输出高8位地址 与P0口一起组成16位地址总线 对于8031而言 P2口一般只作为地址总线使用 而不作为I O线直接与外部设备相连 2 2MCS 51单片机的引脚及片外总线结构 2 2 1MCS 51单片机芯片引脚描述2 2 2MCS 51单片机的片外总线结构 返回本章首页 2 2 1MCS 51单片机芯片引脚描述 图2 7为MCS 51单片机的引脚配置图 1 主电源引脚VCC和VSS2 外接晶振引脚XTAL1和XTAL23 控制或其他电源复用引脚RST VPD ALE 和 VPP4 输入 输出引脚P0 P1 P2 P3 共32根 图2 7MCS 51单片机的引脚配置图 返回本节 2 2 2MCS 51单片机的片外总线结构 图2 8MCS 51片外总线结构示意图 微型计算机中的总线通常分为 1 地址总线 AB 地址总线宽度为16位 由P0口经地址锁存器提供低8位地址 A0 A7 P2口直接提供高8位地址 A8 A15 地址信号是由CPU发出的 故地址总线是单方向的 2 数据总线 DB 数据总线宽度为8位 用于传送数据和指令 由P0口提供 3 控制总线 CB 控制总线随时掌握各种部件的状态 并根据需要向有关部件发出命令 返回本节 2 3MCS 51单片机的存储器配置 2 3 1片内数据存储器2 3 2片外数据存储器2 3 3程序存储器 返回本章首页 2 3 1片内数据存储器 片内数据存储器结构如图2 9 a 所示 其具体位地址单元如表2 3所示 专用寄存器的地址映像如表2 4所示 1 累加器累加器是一个最常用的专用寄存器 其自身带有全零标志Z 若A 0则Z 1 若A 0则Z 0 该标志常用作程序分支的判断条件 图2 9MCS 51单片机存储器结构 位寻址区 表2 3内部数据存储器中的位地址 表2 4特殊功能寄存器地址及功能表 2 寄存器 1 PSW 程序状态字寄存器 定义格式如右上边 其中 CY 进借位标志 AC 辅助进借位标志 F0 用户标志 RS1 RS0 工作寄存器组选择 如表2 5所示 2 SP 堆栈指针 3 DPTR 数据地址指针寄存器 表2 5工作寄存器组选择控制表 返回本节 2 3 2片外数据存储器 外部数据存储器又称外部RAM 当片内RAM不能满足数量上的要求时 可通过总线端口和其他I O口扩展外部数据RAM 其最大容量可达64K字节 其结构如图2 9 b 所示 在片外数据存储器中 数据区和扩展的I O口是统一编址的 使用的指令也完全相同 因此 用户在应用系统设计时 必须合理地进行外部RAM和I O端口的地址分配 并保证译码的唯一性 返回本节 2 3 3程序存储器 程序存储器的结构如图2 9 c 所示 包括片内和片外程序存储器两个部分 其主要用来存放编好的用户程序和表格常数 它以16位的程序计数器PC作为地址指针 故寻址空间为64KB 返回本节 2 3 3程序存储器 1 编址与访问 返回本节 计算机的工作是按照事先编制好的程序命令序列一条条顺序执行的 程序存储器就是用来存放这些已编好的程序和表格常数 它由只读存储器ROM或EPROM或EEPROM或FLASH组成 计算机为了有序地工作 设置了一个专用寄存器 程序计数器PC 用以存放将要执行的指令地址 每取出指令的 个字节后 其内容自动加 指向下一字节地址 使计算机依次从程序存储器取出指令予以执行 完成某种程序操作 由于MCS 51单片机的程序计数器为16位 因此 可寻址的地址空间为64KB 2 3 3程序存储器 返回本节 2 程序的7个特殊入口地址 MCS 51单片机复位 中断入口地址 2 3 3程序存储器 返回本节 2 程序的7个特殊入口地址 表2 3MCS 51单片机复位 中断入口地址 2 4CPU的时序及辅助电路 2 4 1单片机的时钟电路2 4 2振荡周期 时钟周期 机器周期和指令周期2 4 3MCS 51单片机指令的取指和执行时2 4 4单片机复位电路及复位状态 返回本章首页 2 4 1单片机的时钟电路 单片机时钟电路通常有两种形式 1 内部振荡方式 MCS 51单片机片内有一个用于构成振荡器的高增益反相放大器 引脚XTAL1和XTAL2分别是此放大器的输入端和输出端 把放大器与作为反馈元件的晶体振荡器或陶瓷谐振器连接 就构成了内部自激振荡器并产生振荡时钟脉冲 如图2 10所示 2 外部振荡方式 外部振荡方式就是把外部已有的时钟信号引入单片机内 如图2 11所示 图2 10内部振荡方式 图2 11外部振荡方式 返回本节 图2 12MCS 51单片机各种周期的相互关系 2 4 2振荡周期 时钟周期 机器周期和指令周期 1 时钟周期 为单片机提供时钟信号的振荡源的周期 2 状态 两个时钟周期称为一个状态 3 机器周期 通常将完成一个基本操作所需的时间称为机器周期 4 指令周期 是指CPU执行一条指令所需要的时间 一个指令周期通常含有1 4个机器周期 若MCS 51单片机外接晶振为12MHz时 则单片机的四个周期的具体值为 振荡周期 1 12MHz 1 12 s 0 0833 s时钟周期 1 6 s 0 167 s机器周期 1 s指令周期 1 4 s 返回本节 2 4 3MCS 51单片机指令的取指和执行时序 图2 13MCS