17稳压器 字节flash模块.doc

在关断模式外部电源驱动内径/ VSS的可替代的电压调节器。 17.2.4 VDDF - 调节Output2技术（NVM逻辑）针脚 信号VDDF / VSS的是VREG_3V3第二产出提供了非易失性逻辑的电力供应。这些信号的设备连接到引脚允许外部去耦电容（220 nF的，X7R陶瓷）。 在关断模式外部电源驱动VDDF / VSS的可替代的电压调节器。 17.2.5 VDDPLL，VSSPLL - 调节Output3（PLL）的针脚 信号VDDPLL / VSSPLL是VREG_3V3第二输出提供的电源 PLL和振荡器。这些信号的设备连接到引脚允许外部去耦电容 （100 nF的. 220 nF的，X7R陶瓷）。 在关断模式，外部电源驱动VDDPLL / VSSPLL可以取代电压调节器。 19.2.6 VDDX - 电源输入引脚 信号VDDX / VSS的是通过与功能VREG_3V3贷款值监测。 19.2.7 VREGEN - 可选稳压器能引脚 此可选信号是用来关闭VREG_3V3。在这种情况下，内径/ VSS和VDDPLL / VSSPLL 必须提供外部。关断模式正在进入VREGEN低。如果VREGEN高，VREG_3V3或者是在全性能模式或减少电力模式。 为了VREGEN连通，见设备规范。 注意 从程序手册或RPM转以VREG_3V3副关机反之亦然 不支持，而微控制器供电。 19.2.8 VREG_API - 任自治区定期中断输出引脚 这个引脚通过APIEA提供选择的信号，如果系统是相应的设置。见17.3.2.3，“自主 期刊中断控制寄存器（VREGAPICL）和17.4.8，“自主期刊中断（API）的 了解详情。 为了VREG_API连通，见设备规范。 17.3内存映射和寄存器定义 本节提供了所有登记在VREG_3V3访问的详细描述。 如果在系统启用VREG_3V3将中止所有读写在它的内存片保留寄存器的访问。详见设备级规范。 S12XS系列参考手册，修订版1.09 飞思卡尔半导体491 稳压器（S12VREGL3V3V1） 17.3.1模块内存映射 阿与VREG_3V3分总结相关的寄存器块见表17-3。选民登记册和钻头的详细说明载于下面的小节中 名称地址位7 6 5 4 3 2 1 0位 0x02F0 VREGHTCL 糯 0x02F1 VREGCTRL 糯 0x02F2 VREGAPIC 长宽高 0x02F3 VREGAPIT 糯 0x02F4 VREGAPIR 冯兴 0x02F5 VREGAPIR 长宽高 0x02F6保留 06糯 0x02F7 VREGHTTR 糯 表17-3。注册摘要 S12XS系列参考手册，修订版1.09 492飞思卡尔半导体 稳压器（S12VREGL3V3V1） 17.3.2注册说明 本节描述的所有VREG_3V3寄存器及其各个位。 17.3.2.1高温控制寄存器（VREGHTCL） 该VREGHTCL寄存器允许配置VREG温度感的特点。 0x02F0 糯 重置0 0 0 1 0 0 0 0 =未用或保留 表17-4。 VREGHTCL域说明 字段说明 7，6 保留这些保留位被用于测试目的和写入只有在特殊模式。他们必须保持清醒的正确温度传感器操作。 5 VSEL电压进入选择位 - 如果设置，带隙参考电压VBG可以访问内部（即多路传输到一个内部模数转换器通道）。内部准入必须启用位VAE乳液。见连接设备级规格。 0内部温度成比例的电压健康外展队伍可以访问内部如果VAE乳液设置。 1带隙参考电压VBG可以访问内部如果VAE乳液设置。 4 VAE乳液电压接入允许位 - 如果设置的电压位VSEL选中可以访问内部（即多路传输到一个内部模数转换器通道）。见连接设备级规格。 0电压由VSEL选择不能访问内部（即外部模拟输入连接到模拟 数字转换器通道）。 1电压由VSEL选择可以访问内部。 3 然后高温允许位 - 如果设置温度的感觉是启用。 0温度感被禁用。 1，温度感已启用。 2 HTDS高温检测状态位 - 这个只读状态位反映了温度状态。写入没有任何效果。 0温度TDIE低于水平THTID或RPM或关机模式。 1温度TDIE以上水平THTIA和程序手册。 1 HTIE高温中断允许位 0中断请求被禁用。 1中断时将要求HTIF设置。 0 HTIF高温中断标志 - HTIF - 高温中断标志 HTIF设置为1时HTDS状态位的变化。这个标志只能清除编写1。）写0无效。如果启用（HTIE = 1），HTIF产生中断请求。 0没有改变HTDS位。 1 HTDS位发生了变化。 注意：在进入低功率模式HTIF不是由VREG清除。 S12XS系列参考手册，修订版1.09 飞思卡尔半导体493 稳压器（S12VREGL3V3V1） 17.3.2.2控制寄存器（VREGCTRL） 该VREGCTRL的寄存器允许对配置的VREG_3V3低电压检测功能。 0x02F1 糯 重置0 0 0 0 0 0 0 0 =未用或保留 图17-2。控制寄存器（VREGCTRL）表17-5。 VREGCTRL域说明 S12XS系列参考手册，修订版1.09 494飞思卡尔半导体 稳压器（S12VREGL3V3V1） 17.3.2.3自主期刊中断控制寄存器（VREGAPICL） 该VREGAPICL的寄存器允许对配置VREG_3V3自治区定期中断功能。 0x02F2 糯 重置0 0 0 0 0 0 0 0 =未用或保留 图17-3。自治区定期中断控制寄存器（VREGAPICL）表17-6。 VREGAPICL域说明 S12XS系列参考手册，修订版1.09 飞思卡尔半导体495 稳压器（S12VREGL3V3V1） 17.3.2.4自治期刊中断修整寄存器（VREGAPITR） 该VREGAPITR寄存器允许削减API的超时时间。 0x02F3 糯 复位01 01 01 01 01 01 0 0 1。复位值为0或由工厂预设。详情请参考第1条（设备概述）。 =未用或保留 图17-4。自治区定期中断修整寄存器（VREGAPITR）表17-7。 VREGAPITR域说明 表17-8。切边APIT效应 位修剪效应 APITR 5增加期 APITR 4下跌时间较APITR较少5增加它 APITR 3下跌至不到APITR 4 APITR 2下跌时间较APITR少3 APITR 1下跌至不到APITR 2 APITR 0下跌至不到APITR 1 S12XS系列参考手册，修订版1.09 496飞思卡尔半导体 稳压器（S12VREGL3V3V1） 17.3.2.5自治期刊中断率高，低注册 （VREGAPIRH / VREGAPIRL） 在VREGAPIRH和VREGAPIRL的寄存器允许对配置VREG_3V3自治区定期中断率。 0x02F4 糯 重置0 0 0 0 0 0 0 0 =未用或保留 图17-5。自治区定期中断率高寄存器（VREGAPIRH） 0x02F5 糯 重置0 0 0 0 0 0 0 0 图17-6。自治区定期中断率低寄存器（VREGAPIRL）表17-9。 VREGAPIRH / VREGAPIRL域说明 S12XS系列参考手册，修订版1.09 飞思卡尔半导体497 稳压器（S12VREGL3V3V1） 表17-10。可选的自治期刊中断时期 1当在规定的精度修整。详见电气规范。 这一时期可以计算如下具体的APICLK： 周期= 2 *（方案影响审查15:0 1）* 0.1微秒或周期= 2 *（方案影响审查15:0 1）*总线时钟周期 S12XS系列参考手册，修订版1.09 498飞思卡尔半导体 稳压器（S12VREGL3V3V1） 17.3.2.6保留06 预留06预留作测试目的。 0x02F6 糯 重置0 0 0 0 0 0 0 0 =未用或保留 图17-7。保留06 17.3.2.7高温修整寄存器（VREGHTTR） 该VREGHTTR寄存器允许修剪VREG温度感。 Fiption 0x02F7 糯 重置0 0 0 0 01 01 01 01 1。复位值为0或由工厂预设。详情请参考第1条（设备概述）。 =未用或保留 图17-8。 VREGHTTR 表17-11。 VREGHTTR字段说明 字段说明 7 HTOEN高温偏移允许位 - 如果设置温度感偏移启用 0感温度偏移被禁用 1，温度感偏移启用 3-0 HTTR 3:0高温修整位 - 见微调效果表23-16。 表17-12。修剪效应 位修剪效应 HTTR 3提高健康外展队伍两次HTTR 2 HTTR 2提高健康外展队伍两次HTTR 1 HTTR 1提高健康外展队伍两次HTTR 0 HTTR 0增加健康外展队伍（以补偿温度偏移） S12XS系列参考手册，修订版1.09 飞思卡尔半导体499 稳压器（S12VREGL3V3V1） 17.4功能描述 17.4.1一般 模块VREG_3V3是稳压器，如图17-1所示。该稳压功能元素 是监管的核心（退订），低电压检测模块（LVD）认证，一个控制块（按Ctrl），上电复位模块（葡萄牙），以及低电压复位模块（LVR）的和高温度传感器（HTD）。 17.4.2稳压器核心（退订） 其监管的核心，分别有三个平行的，独立的监管循环（REG1，REG2和REG3）。 REG1和REG3的区别仅在当前，我们也可提供。 这些稳压器与线性稳压器时，全部性能模式经营的带隙基准。它们作为减少电力模电压钳。所有负载电流流从输入VDDR到VSS或VSSPLL。该参考电路均由VDDA和VSSA。 17.4.2.1全性能模式 在全性能模式下，输出电压进行比较，由一个运算放大器的参考电压。放大的输入电压差驱动的输出晶体管栅极。 17.4.2.2降低功耗模式 在降低功耗模式下，输出晶体管的栅极直接连接到一个参考电压，以降低功耗。从降低功耗模式切换到全性能要求的tvup过渡时期，如果电压调节器已启用。 19.4.3低压检测（LVD）认证 子块内径负责生成的低电压中断（LVI）号。内径监测输入 电压（VDDA - VSSA）和不断更新的状态标志的LVDS。中断标志LVIF是当状态标志设置的LVDS改变其价值。低电压可在程序手册，并在降低功耗模式下无效 或关断模式。 19.4.4上电复位（POR） 这一功能块监控内径。如果电压低于VPORD是，葡萄牙是断言，如果内径超过VPORD， 在葡萄牙的deasserted。葡萄牙声称部队进入复位单片机。葡萄牙Deasserted将触发电 对序列。 19.4.5低电压复位（LVR）的 座LVR监控供应内径，VDDX和VDDF。如果一个（或多个）下降到低于它的 相应的断言水平，信号LVR称，如果所有的内径，VDDX和VDDF用品高于其 S12XS系列参考手册，修订版1.09 500飞思卡尔半导体 稳压器（S12VREGL3V3V1） 相应deassertion水平，信号LVR deasserts。贷款值函数仅适用于全 性能模式。 17.4.6 HTD - 高温检测 子块HTD负责生成的高温中断（颅脑降温仪）。 HTD监测模具温度TDIE，不断更新状态标志HTDS。 中断标志HTIF设置状态标志HTDS时改变其价值。 在HTD可在程序手册，并在降低功耗模式和关断模式无效。 在HT修剪HTTR 3:0位可以设置，使温度偏移量为零，如果精确的温度测量的理想选择。 见的APITR修剪的效果表23-16。 17.4.7调节控制（按Ctrl） 这部分包含了VREG_3V3和需要进一步的数字控制功能的操作模式寄存器块。按Ctrl也体现了数字接口的核心逻辑。 17.4.8自治期刊中断（API）的 子块API可以生成MCU的时钟源独立定期中断。要启用计时器，位APIFE需要设置。 定时器的API可以通过微调频率的内部RC振荡器或总线时钟。定时器操作将冻结MCU时钟源时，选择和总线时钟是关闭的。见CRG规范 细节。时钟源可以选择与位APICLK。 APICLK只能写在APIFE未设置。 该方案影响审查15:0位决定中断期。方案影响审查15:0只能写的时候APIFE 清除。只要APIFE设置，计时器开始运行，供选择的方案影响审查期间15:0位很快。何时 在设定的时间已过，该标志汇集设置。中断，由船旗国表示汇集= 1，触发 如果中断使能位APIE = 1。该计时器将自动重新启动之后，已汇集。 该过程来更改APICLK或方案影响审查15:0，首先是明确APIFE，然后写信给APICLK或 方案影响审查15:0，后来设置APIFE。 空气污染指数修剪APITR 5:0位必须设置最低期限，因此等于0.2毫秒，如果稳定的频率 是理想。 见的APITR修剪的效果表17-8。 注意 启用后的第一个时期APIFE计数器可能会减少 空气污染指数启动延迟tsdel。空气污染指数的内部RC振荡器时钟不可用 如果VREG_3V3是在关断模式。 S12XS系列参考手册，修订版1.09 飞思卡尔半导体501 稳压器（S12VREGL3V3V1） 它有可能在外部引脚产生的空气污染指数波形通过启用设置APIFE空气污染指数 并使设置APIEA与外部访问。通过设置波形可以选择APIES。如果 APIES设置，在外部引脚时钟则是可见的2倍，选择空气污染指数期（表17-10）。 如果APIES没有设置，然后在外部引脚将在每个同分期间的一半大小（表17-10）选择期末高脉冲。见连接设备级规格。 17.4.9重置 本节介绍如何VREG_3V3控制了登记册和信号MCU.The复位复位值在17.3节规定，“记忆地图和注册”的定义。可能重置资源列于表17-13。 表17-13。复位源 复位源本地启用 上电复位，始终活跃 低电压复位仅在全性能模式 17.4.10复位操作说明 17.4.10.1上电复位（POR） 在芯片启动的数字内核，可能无法工作，如果其电源电压的电压低于葡萄牙是 deassertion水平（VPORD）。因此，信号葡萄牙，哪支部队进入重置设备的其他模块， 是保持高直到内径超过VPORD。 MCU将运行后，葡萄牙deassertion启动序列。 上电复位是活跃在VREG_3V3所有操作模式。 17.4.10.2低电压复位（LVR）的 有关低电压复位详情参阅第19.4.5，“低电压复位（LVR）的”。 17.4.11中断 本节描述了VREG_3V3源于所有中断。 中断请求由VREG_3V3向量在表17-14中列出。向量地址和中断优先级定义在单片机的水平。 表17-14。中断向量 中断源本地启用 低电压中断（LVI）号LVIE = 1;只有足额到位性能 模式 高温中断（颅脑降温仪）HTIE = 1; 只有在全性能模式 自治区定期中断（API）的APIE = 1 S12XS系列参考手册，修订版1.09 502飞思卡尔半导体 稳压器（S12VREGL3V3V1） 17.4.11.1低电压中断（LVI）号 在程序手册，VREG_3V3监视输入电压VDDA。每当VDDA降至低于水平VLVIA的 状态位LVDS是设置为1。另一方面，LVDS是重置为0级以上时，VDDA上升VLVID。一个 中断，由船旗国表示LVIF = 1，是引发任何状态位LVDS的改变，如果中断使能 位LVIE = 1。 注意 在进入低功率模式下，LVIF未被清除的 VREG_3V3。 17.4.11.2颅脑降温仪 - 高温中断 在程序手册VREG监控芯片温度TDIE。每当TDIE超过水平THTIA的状态位 HTDS设置为1。反之亦然，HTDS被重置为0时TDIE水平以下，THTID。中断，表示 由船旗国HTIF = 1，是引发任何状态位HTDS改变，如果中断位HTIE = 1启用。 注意 在进入低功率模式下HTIF不是由VREG清除。 17.4.11.3自治期刊中断（API）的 一旦API的配置的超时时间已过，汇集位被设置。中断，表示 由船旗国汇集= 1，如果中断触发位APIE = 1启用。 S12XS系列参考手册，修订版1.09 飞思卡尔半导体503 稳压器（S12VREGL3V3V1） S12XS系列参考手册，修订版1.09 504飞思卡尔半导体 第18章 256字节Flash模块（S12XFTMR256K1V1） 表18-1。修订历史 修订 编号修订 日期节 受影响 描述变化 V01.04 2008年1月3日 - 化妆品变化 V01.05 2008年12月19号18.1/18-505 18.4.2.4/18-540 18.4.2.6/18-542 18.4.2.11/18-54 5 18.4.2.11/18-54 5 18.4.2.11/18-54 5 - 澄清单比特错误校正的P -闪光词组 - 添加的声明代码失控在执行读取一次，计划一次，验证后门访问键的命令，从闪存包含相关领域的区块 - 将重点0到相关后门比较关键报告 - 更改“断电复位”到“重设”节18.4.2.11 V01.06 2009年9月25日 18.3.2/18-512 18.3.2.1/18-514 18.4.1.2/18-534 18.6/18-554以下的更改是为了澄清在复位序列模块行为有关的闪存访问和登记，同时积极闪存命令： - 关于注册地址谨慎而写入命令活跃 - 致函FCLKDIV是允许在复位序列是明确的，而陈叶冯会计师 - 关于注册地址谨慎而写入命令活跃 - 致函FCCOBIX，FCCOBHI，FCCOBLO寄存器复位过程中忽略序列 18.1简介 在FTMR256K1模块实现如下： 256字节的P -闪光（程序闪存）内存 8字节的D -闪光（数据闪存）内存 快闪记忆体是理想的单电源应用领域允许无需外部的程序高电压源重新编程或擦除操作。该闪存模块包括一个内存控制器，执行命令来修改快闪记忆体的内容。在用户界面的内存控制器由索引闪存共同Command对象（FCCOB）登记写着与指挥，全球地址，数据，以及任何需要的命令参数。记忆体控制器必须完成前一个命令执行的FCCOB寄存器可以写入一个新的命令。 S12XS系列参考手册，修订版1.09 飞思卡尔半导体505 警告 阿闪光词或短语必须在被删除之前的状态正在制定方案。累积比特闪存编程在单词或短语是不允许的。 快闪记忆体可被理解为字节对齐的话，或错位的话。读访问时间为一个字节总线周期和一致的话，两个总线周期错位的话。对于闪存，擦除 位读取和程序1位值为0。 这是不可能的，从闪存块读命令，而任何具体的闪存模块执行。 它可以从一个闪存模块读取数据的同时命令在不同的闪存块执行。 P均闪光和D -与纠错码（ECC）的实施，可以解决单个比特错误和检测双比特错误快闪记忆体。为P -快闪记忆体，环境保护运动委员会的执行需要一个节目将于8字节对齐的基础上（一个Flash短语）做。由于P -闪存始终是读 由词组，只有一个包含字节或字短语访问单比特错误将得到纠正。 18.1.1术语 命令写序 - 微控制器的指令序列执行内置（包括编程和擦除算法）在快闪记忆体。 -闪存 - 的D -闪存构成了非易失性存储器的数据存储。 闪光部门 - 该D -闪存部门是最小的D部分，快闪记忆体，可以被删除。在D -闪存部门包括一个256字节总数的4行64个字节。 非易失命令模式 - 一种非易失性存储器模式使用CPU设置的FCCOB通过登记为Flash命令执行所需的参数。 词组 - 一个不结盟集团4个16位字内的P -快闪记忆体。每个短语包括8个 单比特错误校正和故障检测的双位ECC的位在词组。 个P -闪存 - 的P -闪存构成了申请的主要非易失性内存存储。 个P -闪光部门 - 的P -闪存部门的P最小的部分，快闪记忆体，可以被删除。每个P -闪存部门包含1024个字节。 计划仪表飞行规则 - 位于非易失性的信息登记在P -闪存块，它包含了设备ID，版本ID，以及经实地计划。该方案是可见的飞行技术研究所在全球内存映射通过设置在MMCCTL1寄存器PGMIFRON位。 S12XS系列参考手册，修订版1.09 飞思卡尔半导体506 256字节Flash模块（S12XFTMR256K1V1） 18.1.2特点 18.1.2.1的P - Flash等功能 256字节的P -闪存的1 256 Kbyte闪存组成的块划分为256个部门 1024字节 单比特错误改正，并且在64位短语双位错误检测在读取操作 自动编程和擦除算法与核查和校验位的ECC一代 快速扇区擦除和短语程序操作 灵活的保障计划，以防止意外编程或擦除的P -快闪记忆体 18.1.2.2闪光功能 8字节的D -快闪记忆体的一个8 Kbyte闪存块组成，分成32个部门的256 字节 单比特错误改正，并且在字双位错误检测在读取操作 自动编程和擦除算法与核查和校验位的ECC一代 快速扇区擦除和文字程序操作 保护计划，以防止意外编程或擦除的D -快闪记忆体 能力计划后，以4个字在突发序列 18.1.2.3其它闪存模块功能 无需外部高压电源供应闪存程序所需和擦除操作 产生中断命令完成对Flash和Flash错误检测 安全机制，防止未经授权的访问闪存 18.1.3框图 该闪存模块的框图如图18-1。 S12XS系列参考手册，修订版1.09 飞思卡尔半导体507 256字节Flash模块（S12XFTMR256K1V1） 命令 中断 请求 错误 中断 请求 闪光 接口 寄存器 保护 16位内部总线 个P -闪光 32Kx72 16Kx72 16Kx72 安全 振荡器 时钟（XTAL） 时钟 分频器 FCLK 处理器 内存 控制器 便条内存 384x16 闪光 4Kx22 图18-1。 FTMR256K1框图 18.2外部信号描述 该闪存模块不包含任何信号，连接片外。 18.3内存映射和寄存器 本节介绍内存映射和闪存模块的寄存器。从闪存模块未执行的内存空间读取数据是不确定的。写访问权限没有得到执行或保留的内存空间 在Flash模块将被忽略的闪存模块。 S12XS系列参考手册，修订版1.09 508飞思卡尔半导体 256字节Flash模块（S12XFTMR256K1V1） 18.3.1模块内存映射 地方S12X架构的P -闪存之间的全局地址0x7C_0000和0x7F_FFFF内存 如表18-2。该P - Flash存储器映射如图18-2。 表18-2。个P -快闪记忆体寻址 全球通讯簿大小 （字节） 描述 0x7C_0000 - 0x7F_FFFF 256亩的P -闪光块0 包含Flash配置场 （见表18-3） 该FPROT寄存器，第18.3.2.9描述的，可设置为保护该地区的闪存 意外编程或擦除。三个独立的内存区域，一个不断向上的全局地址 在闪存0x7F_8000（下称区），一个日益下降，从全局地址 在闪存0x7F_FFFF（称为高地区），并在闪存的，其余的地址可以保护激活。快闪记忆体解决受这些受保护地区 列在P -快闪记忆体映射。较高的地址区域主要是针对持有引导装载程序代码，因为它涵盖的向量空间。默认保护设置以及安全信息，使 微控制器限制访问的闪存模块是在字段中存储的Flash配置中所描述 表18-3。 表18-3。闪存配置field1的 全球通讯簿大小 （字节） 描述 0x7F_FF00 - 0x7F_FF07 8后门比较关键 参考第18.4.2.11，“验证后门访问键司令部”，并 第18.5.1“Unsecuring使用后门MCU的重要通道” 0x7F_FF08 - 0x7F_FF0B2 4号 0x7F_FF0C2 1个P -闪存保护字节。 参考Section 18.3.2.9，的“P -闪光保护注册（FPROT）” 0x7F_FF0D2 1个D -闪存保护字节。 参考第18.3.2.10，的“D -闪光保护注册（DFPROT）” 0x7F_FF0E2 1字节的非易失性闪存 参考第18.3.2.15，“闪光选项寄存器（FOPT）” 0x7F_FF0F2 1闪光安全字节 参考Section 18.3.2.2，“闪光安全注册（FSEC）” 1旧版本的保护交换字节地址 2 0x7FF08 - 0x7F_FF0F形式的Flash短语，必须在一个单一的编程写入命令序列。 0x7F_FF08中的每个字节 - 0x7F_FF0B保留字段应被编程到0xFF。 S12XS系列参考手册，修订版1.09 飞思卡尔半导体509 256字节Flash模块（S12XFTMR256K1V1） 个P -闪光开始= 0x7C_0000 闪光保护/不保护区 224千字节 0x7F_8000 0x7F_8400 0x7F_8800 0x7F_9000 闪光保护/不保护下区 1，2，4，8千字节 0x7F_A000 闪光保护/不保护区 8字节（最多29字节） 0x7F_C000 0x7F_E000闪光保护/不保护高级区 2，4，8，16字节 0x7F_F000 0x7F_F800 个P -闪光完= 0x7F_FFFF 闪存配置场 16字节（0x7F_FF00 - 0x7F_FF0F） 图18-2。个P -闪存地图 S12XS系列参考手册，修订版1.09 510飞思卡尔半导体 256字节Flash模块（S12XFTMR256K1V1） 表18-4。计划仪表飞行规则字段 全球地址 （PGMIFRON）尺寸 （字节） 字段说明 0x40_0000 - 0x40_0007 8设备ID 0x40_0008 - 0x40_00E7 224号 0x40_00E8 - 0x40_00E9 2版本ID 0x40_00EA - 0x40_00FF 22号 0x40_0100 - 0x40_013F 64计划一旦场 参考Section 18.4.2.6，“一旦司令部计划” 0x40_0140 - 0x40_01FF 192号 表18-5。 闪光和内存控制器资源领域 全球通讯簿大小 （字节） 描述 0x10_0000 - 0x10_1FFF 8,192，快闪记忆体 0x10_2000 - 0x11_FFFF 122,880号 0x12_0000 - 0x12_007F 128闪光非易失信息登记表（DFIFRON1 = 1） 0x12_0080 - 0x12_0FFF 3968号 0x12_1000 - 0x12_1FFF 4,096号 0x12_2000 - 0x12_3CFF 7242号 0x12_3D00 - 0x12_3FFF 768内存控制器便条内存（MGRAMON1 = 1） 0x12_4000 - 0x12_E7FF 43008号 0x12_E800 - 0x12_FFFF 6144号 0x13_0000 - 0x13_FFFF 65536号 1 MMCCTL1寄存器位 S12XS系列参考手册，修订版1.09 飞思卡尔半导体511 256字节Flash模块（S12XFTMR256K1V1） 闪光开始= 0x10_0000 -快闪记忆体 8字节 闪光完= 0x10_1FFF 0x12_0000 0x12_1000 闪光非易失信息登记（DFIFRON） 128字节 0x12_2000 0x12_4000 内存控制器便条内存（MGRAMON） 768字节 0x12_E800 0x12_FFFF 图18-3。 闪光和内存控制器内存资源地图 18.3.2注册说明 该闪存模块包含了20个控制和基地之间的闪存模块位于状态寄存器集 0x0000和0x0013。阿的闪存模块寄存器摘要载于图18-4在以下小节详细的说明。 警告 闪存写入任何登记时必须避免的Flash命令处于活动状态（陈叶冯会计师= 0），以防止闪光寄存器内容和内存控制器的腐败行为。 地址 名称7 6 5 4 3 2 1 0 0x0000 FCLKDIV糯 0x0001 FSEC糯 图18-4。 FTMR256K1注册摘要 S12XS系列参考手册，修订版1.09 512飞思卡尔半导体 256字节Flash模块（S12XFTMR256K1V1） 地址 名称7 6 5 4 3 2 1 0 0x0002 FCCOBIX糯 0x0003 FECCRIX糯 0x0004 FCNFG糯 0x0005 FERCNFG糯 0x0006 命令fstat糯 0x0007 FERSTAT糯 0x0008 FPROT糯 0x0009 DFPROT糯 0x000A FCCOBHI糯 0x000B FCCOBLO糯 0x000C FRSV0糯 0x000D FRSV1糯 0x000E FECCRHI糯 0x000F FECCRLO糯 图18-4。 FTMR256K1注册摘要（续） S12XS系列参考手册，修订版1.09 飞思卡尔半导体513 256字节Flash模块（S12XFTMR256K1V1） 地址 名称7 6 5 4 3 2 1 0 0x0010 FOPT糯 0x0011 FRSV2糯 0x0012 FRSV3糯 0x0013 FRSV4糯 =未用或保留 图18-4。 FTMR256K1注册摘要（续） 18.3.2.1闪存时钟分频寄存器（FCLKDIV） 该FCLKDIV寄存器用来控制定时事件编程和擦除算法。 偏移模块基地0x0000 糯 复位 =未用或保留 图18-5。闪存时钟分频寄存器（FCLKDIV） 在FCLKDIV寄存器的所有位可读的，是写6-0位和第7位后不可写。 表18-6。 FCLKDIV域说明 字段说明 7 FDIVLD时钟分频器加载 0 FCLKDIV登记没有被写入 1 FCLKDIV注册已被写入自上次重置 6-0 FDIV 6:0时钟分频器位 - FDIV 6:0必须设置有效地划分OSCCLK下产生内部闪存的时钟，FCLK以供闪存模块来控制定时事件的目标为1兆赫的频率，在编程和擦除算法。表18-7显示了建议FDIV价值6:0的基础上OSCCLK频率。请参考第18.4.1，“闪光作战司令部”，获取更多信息。 S12XS系列参考手册，修订版1.09 514飞思卡尔半导体 256字节Flash模块（S12XFTMR256K1V1） 警告 在FCLKDIV登记绝不能写的，一个Flash命令执行（陈叶冯会计师= 0）。该FCLKDIV寄存器写在闪存复位序列即使陈叶冯会计师是明确的。 S12XS系列参考手册，修订版1.09 飞思卡尔半导体515 256字节Flash模块（S12XFTMR256K1V1） 表18-7。 FDIV队OSCCLK频率 OSCCLK频率 （兆赫） FDIV 6:0 OSCCLK频率 （兆赫） FDIV 6:0 敏1 MAX2敏1 MAX2 1.60 2.10 0x01 33.60 34.65 0x20 2.40 3.15 0x02 34.65 35.70 0x21 3.20 4.20 0x03 35.70 36.75 0x22 4.20 5.25 0x04 36.75 37.80 0x23 5.25 6.30 0x05 37.80 38.85 0x24 6.30 7.35 0x06 38.85 39.90 0x25 7.35 8.40 0x07 39.90 40.95 0x26 8.40 9.45 0x08 40.95 42.00 0x27 9.45 10.50 0x09 42.00 43.05 0x28 10.50 11.55字符0x0A 43.05 44.10 0x29 11.55 12.60 0x0B 44.10 45.15 0x2A 12.60 13.65 0x0C 45.15 46.20 0x2B 13.65 14.70字符0x0D 46.20 47.25 0x2C 14.70 15.75 0x0E 47.25 48.30 0x2D 15.75 16.80 0x0F 48.30 49.35 0x2E 16.80 17.85 0x10 49.35 50.40为0x2F 17.85 18.90 0x11 18.90 19.95 0x12 19.95 21.00 0x13 21.00 22.05 0x14 22.05 23.10 0x15 23.10 24.15 0x16 24.15 25.20 0x17 25.20 26.25 0x18 26.25 27.30 0x19 27.30 28.35 0x1A 28.35 29.40 0x1B 29.40 30.45 0x1C 30.45 31.50 0x1D 31.50 32.55 0x1E 32.55 33.60 0x1F 1 FDIV显示生成的“0.8兆赫频率FCLK 2 FDIV显示生成的1.05兆赫频率FCLK S12XS系列参考手册，修订版1.09 516飞思卡尔半导体 256字节Flash模块（S12XFTMR256K1V1） 18.3.2.2闪光安全注册（FSEC） 在FSEC注册与内地的MCU和闪存模块安全有关的所有位。 偏移模块基地0x0001 糯 复位 =未用或保留 图18-6。闪光安全注册（FSEC） 在FSEC注册所有位都读，但是不能写。 在复位序列，FSEC寄存器装载在全球的地址位于0x7F_FF0F在P -的闪存在闪存领域的闪光安全配置字节的内容（见表18-3），由图18复位条件F所 - 6。如果一个双位错误检测到在读的P -闪光词组包含在复位序列安全字节的闪存，在FSEC注册所有位将 准备离开的安全状态与后门残疾人士的主要通道闪存模块。 表18-8。 FSEC域说明 字段说明 7-6 KEYEN 1:0后门密钥安全启用BITS - 在KEYEN 1:0位的定义，使关键的后门进入 闪存模块，如表18-9。 5-2 核素显像5时02分）保留非易失位 - 该核素显像位应留在抹去国家未来的增强。 1-0 美国证券交易委员会1:0 Flash保密位 - 美国证券交易委员会1:0位定义MCU的安全状态，如表18-10所示。如果 闪存模块使用后门是不安全的重要通道，美国证券交易委员会被迫位10。 表18-9。闪光KEYEN国 KEYEN 1:0的后门进入状态的关键 00禁用 01停用1 10启用 11禁用 1首选KEYEN国家禁用后门的主要通道。 表18-10。闪光安全国家 美国证券交易委员会1:0的安全