低功耗总复习资料.doc

低功耗复习 简答题：（1）简述低功耗设计的重要性：节约能源、封装成本（随着集成度、工作频率的不断提高，使得功耗激增，封装与冷却问题日益严重）、可靠性（高功耗产生高热，高温使得故障率提高）；（2）简述各种功耗产生原理：1，IC功耗=动态功耗+静态功耗；2，动态功耗=翻转功耗+短路功耗；翻转功耗=由于电路翻转所致的功耗短路功耗=P，N管同时导通所引起的短路电流所致功耗；3，静态功耗=PN结漏电功耗+亚阈电流功耗，（3）概述总线翻转编码（Buss-Inverting）；总线翻转编码降低的功耗比例：1，当t-1时刻总线上的数据B（t-1） 与t时刻要传输的数据b（t）之间的海明距离H（t小于等于N/2（N总线宽度）时传原码，大于N/2时传反码，增加一条线INV用于标志总线上传的是原码还是反码，传原码时INV=0，传反码时INV=1；2，由于是当某位发生跳变概率大于50%时才传反码，且N/2（N为总线宽度）个左右的跳变次数出现概率最高，故峰值功耗减小50，但平均功耗的降低25，且总线越宽平均功耗降低的比例越小（4）简述功耗估算的两种方法，及其优缺点：电路模拟方法:优点是简单精确；缺点是速度慢，分析规模有限，与输入激励有关；概率方法:优点是与输入激励无关，速度快规模大；缺点是精度差，只能分析动态功耗（5）简述在什么样的电路中适合采用门控时钟技术（Clock Gating）：1，在某些时钟周期内，寄存器不工作的电路；2，具有同步控制信号、同步装载、同步复位的电路；3，具有大量寄存器的电路（6）简述采用多电压域设计的理由，采用电平转换（Level Shifter）的理由：1，在SOC中部分性能要求不尽相同，可工作在不同电压下，性能要求高的工作在高电压域，要求低的可工作在低电压域，如果采用多电压域的话可大大降低功耗；2，在高推低时，电路虽然可以工作，但时序不准，需要LS，在低推高时，可能出现PN管同时导通，所以必须采用LS（7）简述Power-Gating与Clock-Gating的不同：1，Clock-Gating只关断时钟，且只能节省动态功耗，而静态功耗不变；2，Power-Gating是关断电源，既能降低动态功耗，又能降低静态功耗，但不能降低开关管漏电功耗（8）在有限状态机状态赋值算法的目标函数是什么，解释其意义：1，P表示从Si到Sj状态的概率，H表示状态Si，Sj之间的海明距离即异或值中1的个数；2，目标是所有状态的现状态到下一状态的跳变概率与跳变位数乘积之和的最小化（9）一种双门限电压技术双阈值设计技术（Dual Threshold）是如何达到既保持电路速度，又能降低功耗：对于高速翻转的关键路径电路采用低阈值电路，以保证速度，对于非关键路径电路采用高阈值电路，减少漏流，以降低静态功耗（10）简述静态CMOS电路、动态MOS电路和传输门电路的优劣：1， CMOS电路优点：不带时钟，易设计，翻转率小功耗小，抗噪声抗干扰性能好，可扩展延伸，规模大；缺点：面积大，速度慢，有毛刺，负载大2， 动态MOS电路优点：带时钟，速度快，负载小，面积小；缺点：翻转率大功耗大，设计复杂度高3， 传输门电路优点：适合多路选择器，电路实现简单，灵活性好；缺点：级联速度低，可能存在输入到输出通路（11）简述电源门控技术Power-Gating的组成部分，及其各自作用：1， 开关网络Switching network为了避免多层次的Power Gating，即避免压降过大；2， 隔离单元Isolation cells将断电模块与正常工作模块进行隔离，且加入隔离单元之后的输出不影响后面模块的正常工作（AND变0；OR变1；LATCH保持）；3， 状态恢复单元Retention flops将模块关断前的状态保存起来，以供模块通电恢复所用，减少恢复时所需的时间与功耗；4， 控制器单元Power gating controller控制模块断电与通电的时序与条件，防止意外断电与通电；5， 电平转换单元Level Shifter在多电压域中，避免高电压驱动单元与低电压驱动单元连接时出现的时序不准、PN管同时导通等造成的信号传输错误。（12）状态保留与恢复的三种方法，及其优缺点： 1，基于软件的方法：将Power-down块的状态存储于不断电的存储器中，其缺点是有时间延时，且一直产生功耗，增加了系统复杂度 2，基于扫描链的方法：优点是Power-down块可全部断电，适合长时间不工作情况；缺点是跳变频率高，电压降大 3，基于寄存器的方法：优点是面积增加小，只有一个控制脚；缺点是时钟到输出的延时长，输入保持时间长，控制脚变化时，时钟信号必须置0（13）简述降低功耗从哪些方面入手：1，降低电源电压（或降低逻辑摆幅）；2，减少翻转；3，减小负载电容；4，用尽量低的时钟频率；5，减小漏电电流（14）简述动态功耗优化设计技术有哪些，及其原理： ，算法级设计：1，差分系数法DCM采用额外的加法与缩短的乘法操作来取代长乘法，缩短了乘法操作，节省了由过长的操作所致的功耗；2，规范带符号处理CSD采用了三进制，没有两个连续的非零，即减少了连续的1的个数，大大降低乘法器的翻转功耗；，结构级设计：1，降低电源电压功耗大大下降但延迟增大，采用缩小晶体管尺寸、并行/流水结构来补偿；2，减少操作优化较小了有效电容，但关键路径会加长；，逻辑级设计：1，总线编码传输技术Buss-Inverting通过判断海明距离，降低翻转频率，来降低功耗；2，基于预先计算法预先计算的值用于控制下一周期真实逻辑值的计算，目的是降低电路内部节点的“活跃性”，但增加了面积和延迟；3，门控时钟技术Clock Gating通过控制逻辑单元与锁存器的组合来控制时钟信号的关与开，最终降低动态功耗，且降低了毛刺，但增加了复杂度，可测性可靠性受影响；4，操作数隔离技术Operand Isolation通过增加一个隔离逻辑单元（AND/OR），从而让使能信号能够控制某些单元的运算与否，避免不必要的运算产生功耗；5，状态编码技术对跳变频率非常高的状态，让其编码值海明距离尽量短，以减少翻转次数；，电路级设计：1，逻辑重构将翻转率高的操作尽可能往靠近输出方向移动，将低翻转率操作尽可能远离输出方向，降低总翻转率；2，等价节点交换将跳变概率高的信号通过等价节点交换接到负载最小的节点；，低功耗工艺映射：将高跳变开关埋入单元内部，尽量减少线上功耗（15）简述静态功耗控制技术有哪些，及其原理： 1，电源门控技术Power-Gating：对长期闲置的关断其总电源，对短期闲置的关断部分电源，既能降低动态功耗，又能降低静态功耗2，管堆叠技术：增大了Vth，减小了VDS，串联堆叠管越多漏流越小，不通的管子位置越低（靠近地）漏流越小，插入高阈值管对降低漏流大有好处 3，双/多阈值技术：对于高速翻转的关键路径电路采用低阈值电路，以保证速度，对于非关键路径电路采用高阈值电路，减少漏流，以降低静态功耗 4，动态阈值技术：通过衬底偏置，改变阈值电压Vth，减小漏流（16）简述SRAM的基本结构： 存储体Memory Core；字译码器Word Decoders；位译码器Column Decoders；预充电单元Precharge Cell；敏感放大器Sense Amplifiers（17）简述软件设计对功耗的影响方面；在软件设计中降低存储器访问功耗的主要原则： 1，存储访问、总线操作、数据通路、控制逻辑和时钟树；2，主要原则包括：最少算法中的存储访问次数，最少算法中总的存储访问需求，尽量访问最近的存储器，有效利用存储器的带宽。（18）什么是空间冗余编码、时间冗余编码： 1，空间冗余编码：以增加总线宽度，用带宽换取功耗 2，时间冗余编码：以增加时间周期，来换取功耗计算题：（一）计算2输入或非门分别在静态CMOS电路与动态MOS电路的活跃度输入组合：（00、01、10、11）对动态电路输入为（01、10、11）时都会发生放电，因此对静态电路输入只有从00跳到01、10、11或从01、10、11跳到00时才发生翻转，故CMOS或非门 动态MOS或非门CMOS非门 （二）写出Buss-Invert总线翻转编码（BI）的表达式，及举例说明其降低功耗的原理（TO，BI-TO编码同理）：编码： 解码：符号含义： B(t)：t时刻总线上真正传的数据，即编码后的数据 b(t)：t时刻的真值，编码前的数据 INV(t)：t时刻附加线的值 H(t)：（B（t1）INV（t1）（b（t）0）结果中1的个数原始编码方式 翻转次数0000 0101 1010 1111 01100 1010 1001 0100 11 0011 1010 0110 0111 10 1100 0001 0000 0100 11 0000 0011 0111 1011 10 总翻转次数42 总线编码方式 INV 翻转次数 0000 0101 1010 1111 0 0 0011 0101 0110 1011 1 5+1=60011 1010 0110 0111 0 6+1=70011 1110 1111 1011 1 5+1=60000 0011 0111 1011 0 6+1=7 总翻转次数26 （四）对于以下逻辑，假设对所有输入Xi=1，2，3有其为1的概率为P(Xi)=0.5，活跃性A(Xi)=20*106/s，该逻辑工作在100MHz，不考虑同时跳变情况，计算Y=1的概率P(Y)和单周期内跳变次数a(Y) 基本概念与公式：P(xi)是信号xi=1的概率；A(xi)是信号xi在单位时间内跳变次数；跳变概率；布尔差分；非；与；与非；或；或非；异或；同或。=+=0.375=6*107/s；（五）使用时钟门控技术Clock-Gating改造逻辑电路作图：（六）采用预先计算的方法实现32位数A与B的比较电路：AB时输出为1；AB时输出为0，作图，假如A、B最高位为1的概率都为0.5，计算可节省的功耗： 从最高位比较开始，将最高位的同或值作为使能信号控制下一级比较单元； P(A31)=P(B31)=0.5，（七）作图并说明操作数隔离技术节约功耗的原理：通过增加一个隔离逻辑单元（此处是两个与门AND），从而使使能信号Enable能控制前面的运算X，如果Enable=1则运算X运行，Enable=0则运算X不运行，即寄存器A、B的输出不会经过之后的逻辑单元运算进入C，直到Enable有效运算才开始。（八）列出静态存储器SRAM减小功耗的途径（采用到的降低功耗技术）（动态功耗）；做出采用自定时技术产生字线脉宽的示意图，并说明其实现原理：1，减小开关电容（分体设计技术、分割字线技术）；2，采用敏感放大器来降低电压摆幅（字线脉冲自定时技术）；3，降低写驱动功耗（译码电路设计技术）；4，降低敏感放大器电路的功耗（敏感放大器自定时技术）在离字线驱动器最远端增加了虚拟位Dummy Column，其中的单元都固定存1，读操作时，字使能信号使RS触发器产生字线有效信号，当读取操作按存储行读取至最末端的虚拟位时，Dummy Column产生读出信号将RS触发器复位，从而使字线无效，完成读操作。（九）某SOC芯片工作状态如下表，根据该图做出Power-Gating实现示意图，并说明：当SOC芯片处于以下几种状态时，各单元工作情况如下：1，关机状态：K1断开，所有单元关闭；2，深度