数字电子技术总复习4.doc_第1页
数字电子技术总复习4.doc_第2页
数字电子技术总复习4.doc_第3页
数字电子技术总复习4.doc_第4页
数字电子技术总复习4.doc_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

【教学内容】第六章 脉冲波形的产生和整形总结主要内容 施密特触发器的原理、应用和参数 单稳态触发器的原理、应用和参数 多谐振荡器的原理、应用和参数 555的结构、原理和应用具体内容电路功能特点几种电路形式参数分析方法应用施密特触发器输入信号上升时和下降时的转换电平不同。门电路构成的电路集成施密特触发器VT+,VT-,VT整形单稳态触发器在输入触发脉冲的作用下,输出一定脉宽的脉冲微分型电路积分型电路输出脉冲宽度tW分析电路工作过程,画出波形,找出控制电压;画出充放电等效电路,确定三要素;计算时间定时延迟多谐振荡器输出周期性矩形脉冲对称式非对称式施密特触发器加积分电路振荡周期T脉冲发生555定时器构成施密特触发器,将阈值端和触发端接在一起;构成单稳态触发器:触发器脉冲接触发端,电源和阈值端接电阻,阈值端和地之间接电容,放电管输出接阈值端;构成多谐振荡器:先接成施密特触发器,再加积分电路,注意反馈应从放电管输出端引回,并接上拉电阻。重点掌握1 掌握施密特触发器的工作原理及应用(会分析工作原理,会计算VT+、VT-、VT参数,会分析其整形作用)2 掌握微分型、积分型单稳态触发器的工作原理及应用(会分析工作原理,会画波形)3 掌握多谐振荡器(对称、非对称、施密特构成)的工作原理及应用(会分析工作原理,会画波形)4 掌握555定时器的内部结构,掌握由555定时器构成的施密特触发器、单稳态触发器、多谐振荡器的工作原理及参数计算(会分析电路、画波形、计算参数)思考题1脉冲整形电路有BC 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.555定时器2多谐振荡器可产生B 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波3555定时器可以组成ABC 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器4用555定时器组成施密特触发器,当输入控制端CO外接10V电压时,回差电压为B 。A.3.33V B.5V C.6.66V D.10V5以下各电路中,B 可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器参考答案1BC 2B 3ABC 4B 5B思考题1施密特触发器具有回差 现象,又称电压滞后 特性;单稳触发器最重要的参数为脉宽 。2常见的脉冲产生电路有多谢振荡器 ,常见的脉冲整形电路有单稳态触发器 、施密特触发器 。3为了实现高的频率稳定度,常采用石英晶体 振荡器;单稳态触发器受到外触发时进入暂稳 态。参考答案1 回差 电压滞后 脉宽2 多谐振荡器 单稳态触发器 施密特触发器3 石英晶体 暂稳态思考题在图9.24用555定时器接成的施密特触发器电路中,试求:(1)当VCC=12V,而且没有外接控制电压时,VT+、VT-及VT值。(2)当VCC=9V、外接控制电压VCO=5V时,VT+、VT-、VT各为多少?思考题 图题8.4为一通过可变电阻RW实现占空比调节的多谐振荡器,图中RW=RW1+RW2,试分析电路的工作原理,求振荡频率f和占空比q的表达式。图题8.4思考题五集成定时器CC7555的电路如图51(a)所示。1 用该集成定时器及在规格为100k,200k,500k的电阻,001F,01F,1F电容器中选择合适的电阻和电容,设计一个满足图51(b)所求波形的单稳态触发器。VcovI1vI2v0v0 VDD2 用该集成定时器设计一个斯密特触发器,画出斯密特触发器的电路图。当输入为图52所示的波形时,画出斯密特触发器的输出u0波形 11msu0RD0uI9V09V0ttt (a) (b)图51uI(v)9630t1要实现的单稳态触发器用框图表示如下:(8分 图4分 R、C参考各2分)UOUICC75550.01+9V51842376100KRC0.1UO(V)UI(V)996300tt2斯密特触发器如图,波形如右图(7分)图4分 波形3分输出UICC75550.01+9V51847362UO第七章 半导体存储器总结 主要内容 各种半导体存储器的原理和特点 存储器的扩展 用存储器实现组合逻辑电路具体内容各种存储器及其特点只读存储器ROM在正常工作时只能读不能写;掉电不丢失掩模ROM由集成芯片厂家写入数据,不可更改PROM由用户一次性写入,不可更改EPROM可紫外线擦除,可写入。EEPROM可电擦除,可写入。快闪存储器可电擦除,可写入,集成度高。随机存储器RAM可随机读写;掉电丢失静态RAM速度快,集成度低动态RAM速度慢,集成度高存储器扩展:位扩展,将地址线、片选线、读写线对应并接。字扩展,将地址线、数据线、读写线对应并接,高位地址线经译码器输出接各片片选端,原地址线作低位地址。用ROM实现组合逻辑:列出真值表,地址线接输入变量,数据线接输出变量,根据真值表确定存储矩阵的点阵图。重点掌握1 了解各种存储器的结构及工作原理2 掌握各种存储器的特点3 掌握存储器的扩展方法4 掌握用ROM实现组合逻辑电路的方法思考题1一个容量为1K8的存储器有BD 个存储单元。A.8 B.8K C.8000 D.81922要构成容量为4K8的RAM,需要D 片容量为2564的RAM。A.2 B.4 C.8 D.323寻址容量为16K8的RAM需要C 根地址线。A.4 B.8 C.14 D.16 E.16K4随机存取存储器具有A 功能。A.读/写 B.无读/写 C.只读 D.只写5欲将容量为2561的RAM扩展为10248,则需要控制各片选端的辅助译码器的输入端数为B 。A.4 B.2 C.3 D.86只读存储器ROM在运行时具有A 功能。A.读/无写 B.无读/写 C.读/写 D.无读/无写7只读存储器ROM中的内容,当电源断掉后又接通,存储器中的内容D 。A.全部改变 B.全部为0 C.不可预料 D.保持不变8PROM的与陈列(地址译码器)是B 。A.全译码可编程阵列 B. 全译码不可编程阵列 C.非全译码可编程阵列 D.非全译码不可编程阵列参考答案1BD 2D 3C 4A 5B 6A 7D 8B思考题图6.1是一个164位的ROM,A3A2A1A0为地址输入,D3D2D1D0的数据输出。若将D3、D2、D1、D0视为A3、A2、A1、A0的逻辑函数,试写出D3、D2、D1、D0的逻辑函数式。 图6.1思考题 用164位EPROM实现下列各逻辑函数,画出存储矩阵的连线图。 解: 164位EPROM有四个地址输入端和四个数据输出端,可以实现四输入变量、四输出变量的逻辑函数。1. 将逻辑函数展开为ABCD四变量逻辑函数的最小项表达式:2. 画出存储矩阵的连线图:ABCD四输入变量由EPROM的地址端输入,Y1Y2Y3Y4四输出变量由EPROM的数据输出端引出。EPROM的与门阵列是固定的,或门阵列是可编程的,根据以上各式对或门阵列编程:表达式中包含的最小项,在或门阵列相应的位置上画点,否则不画。具体连线图如图解7.6所示。此电路即可实现本题要求的逻辑函数。 图解7.6第八章 数模、模数转换电路总结主要内容D/A转换器的原理和特点 A/D转换器的原理和特点具体内容1、A/D和D/A在数字系统中的作用与分类。2、D/A转换器:权电阻网络DAC,倒T型电阻网络DAC,权电流型DAC,具有双极型输出的DAC。DAC的转换精度与速度。3、A/D转换器:基本原理,转换步骤,取样定理,取样保持电路,直接ADC,间接ADC。ADC的转换精度与速度。重点掌握1. 几种典型转换电路的基本工作原理,2. 输入量和输出量之间的定量关系、主要特点,3. 转换精度和转换速度的概念与表示方法。思考题1一个无符号8位数字量输入的DAC,其分辨率为D 位。A.1 B.3 C.4 D.82一个无符号10位数字输入的DAC,其输出电平的级数为CD 。A.4 B.10 C.1024 D.21034位倒T型电阻网络DAC的电阻网络的电阻取值有B 种。A.1 B.2 C.4 D.84将一个时间上连续变化的模拟量转换为时间上断续(离散)的模拟量的过程称为A 。A.采样 B.量化 C.保持 D.编码5用二进制码表示指定离散电平的过程称为D 。A.采样 B.量化 C.保持 D.编码6将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为B 。A.采样 B.量化 C.保持 D.编码7以下四种转换器,A 是A/D转换器且转换速度最高。A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器参考答案1 D 2 CD 3 B 4 A 5 D 6 B 7 A思考题 在10位二进制数D/A转换器中,已知其最大满刻度输出模拟电压Vom=5V,求最小分辨电压VLSB和分辨率。解 最小分辨电压:5mV,分辨率:。思考题 在某双积分型A/D转换器中,计数器为十进制计数器,其最大计数容量为(3000)D 。已知计数时钟频率fcp=30kHz ,积分器中R=100k,C=1mF ,输入电压vI的变化范围为05V。试求:(1)第一次积分时间T1;(2)求积分器的最大输出电压|VOmax|;(3)当VREF=10V,第二次积分计数器计数值=(1500)10时,输入电压vI的平均值为多少?解:(1)第一次积分时间是固定的,它应该是计数器计满(3000)D时所对应的时间: (2)第一次积分时:当t=T1=0.1s时,得Vo的最大值|VOmax|。(3)由第一次积分得: 第二次积分: T=T2时,Vo=0,得: 将T2=lTCP代入,得: 思考题.由555定时器,三位二进制加计数器,理想运算放大器A构成如图所示电路。设计数器初始状态为000,且输出低电平VOL=0V,输出高电平VOH=3.2V,Rd为异步清零端,高电平有效。1 说明:虚框(1)、(2)部分各构成

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论