EDA数字时钟设计.doc

EDA设计实验报告题目：数字钟任务：设计一个具有“时”、“分”、“秒”的十进制数字显示的计时器。要求：（1）准确计时，显示小时、分、秒，小时能以24小时或12小时计时； （2）带有时间校正功能。摘要：数字电子钟由振荡器、分频器、计数器、译码显示、校时电路组成。其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累加的结果以时、分、秒的数字显示出来。时显示由二十四进制计数器、译码器、显示器构成，分、秒显示分别由六十进制计数器、译码器、显示器构成。当计时出现误差时，可以用校时电路来校时、较分。一、 方案论证与比较1、 时钟振荡电路。晶体振荡器电路给数字钟提供一个频率稳定准确的1kHz的方波信号，可保证数字钟的走时准确、稳定。2、 秒脉冲产生电路。分频器电路将1kHz的方波信号经1000次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。3、 计数电路。电子钟计时分为小时、分钟和秒，其中小时为二十四进制，分钟和秒均为六十进制，输出可以用数码管显示，所以要求二十四进制为0000000000100011计数，六十进制为0000000001100000计数，并且均为8421码编码形式。4、 校时较分电路。在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。通常可以在整点时刻和利用电台或电视台的信号进行校准，也可以在其他时刻利用别的时间标准进行校准。5、 译码驱动电路。译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。6、 显示数码管。数码管通常有发光二极管（LED）数码管和液晶显示（LCD）数码管，本设计应用LED数码管。二、 各模块电路仿真分析1、 石英晶体振荡器产生32768Hz方波信号。仿真电路如图1所示，非门采用CMOS非门74HC04，C2电容可以加入一个微调电容，根据示波器上显示的波形来微调电容值。仿真波形如图2所 2、 秒脉冲产生电路仿真74LS161N在级联使用时一定主意两个使能端EP、ET的设置，只有两个均为高电平时才能计数，当第三级控制时是第一级和第二级一同控制第三级，如图3所示，其中第二级的EP一同由第一级的RCO控制图4中从上倒下的方波分别为2分频、4分频、8分频、16分频、32分频、64分频、128分频、256分频、512分频，最下面的是32768Hz信号脉冲。3、计数电路（1） 小时计数二十四进制电路仿真 用两片74LS160N（分A片、B片）设计一个一百进制的计数器，在24（00100100）处直接取出所有为1的端口，给所有为0的端口加非门74LS04N，然后经过四输入与非门74LS20N后给清零端LD，使用清零法完成二十四进制循环，计数范围为023。然后用七段显示译码器74LS48N将A、B两片74LS160N的输出译码给LED数码管。仿真电路如图5所示。（2）分钟、秒计数六十进制电路仿真 此电路类似于二十四进制计数器，采用74LS160N设计出一百进制的计数器，在60（01100000）处直接取出所有为1的端口，给所有为0的端口加非门74LS04N，然后经过四输入与非门74LS20N后给清零端LD，使用清零法完成六十进制循环，计数范围为059。仿真电路如图6所示。3、 校时较分电路校时和较分电路基本一致，就较分电路仿真来说，方法是控制六十进制的时钟输入端CLK，使用两个三态门或者把秒进位信号(V2信号源仿真)加入，或者把较分的按键信号（J2按键）加入，J1用来控制较分和积分切换，由于两个三态