计算机中常用组合逻辑电路.ppt

计算机中常用组合逻辑电路 一 二进制并行加法器 二 数值比较器 三 译码器和编码器 四 多路选择器 数据分配器 1 半加器 1 半加器和全加器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器 一 二进制并行加法器 2 全加器 能对两个1位二进制数进行相加并考虑低位来的进位 即相当于3个1位二进制数相加 求得和及进位的逻辑电路称为全加器 Ai Bi 加数 Ci 1 低位来的进位 Si 本位的和 Ci 向高位的进位 全加器的逻辑图和逻辑符号 实现多位二进制数相加的电路称为加法器 1 串行进位加法器 2 二进制并行加法器 构成 把n位全加器串联起来 低位全加器的进位输出连接到相邻的高位全加器的进位输入 特点 进位信号是由低位向高位逐级传递的 速度不高 进位生成项 进位传递条件 进位表达式 和表达式 2 并行进位加法器 超前进位加法器 4位超前进位加法器递推公式 超前进位发生器 集成二进制4位超前进位加法器芯片 集成四位二进制数并行加法器74283引脚图 集成四位二进制数并行加法器74283逻辑符号 加法器的级连 3 加法器的应用举例 1 8421BCD码转换为余3码 BCD码 0011 余3码 2 二进制并行加法 减法器 二 十进制加法器 修正条件 加6调整 比较原理 比较两个二进制数的大小要从最高位开始比较直至最低位 如对于A A3A2A1A0和B B3B2B1B0 若A3 B3 以下各位不必比较 就可判断A B 反之 若A3 B3 则A B 若A3 B3 则比较A2和B2的关系 直至最低位 从而可以确定A和B的关系 只有A和B各位都相等才能有A B 二 数值比较器 1 一位比较器 两个一位二进制数Ai和Bi的比较有三种结果 Ai Bi Ai Bi Ai Bi 其真值表如下表所示 由表可得出一位比较器的三个输出端的逻辑表达式分别为 逻辑图 2 四位比较器 中规模四位数值比较器CC14585 74LS85 的逻辑图和逻辑符号如下图所示 A3A2A1A0和B3B2B1B0为比较输入 A B Ab a b a b为级联输入 级联输入是为多片四位二进制数值比较器连接起来 实现更多位数比较而设置的 逻辑图 逻辑符号 四位数值比较器真值表 比较输入 级联输入 输出 A2B2 A1B1 A0B0 a b a b a b A B A B A B A3 B3A3 B3A3 B3A3 B3A3 B3A3 B3A3 B3A3 B3A3 B3A3 B3A3 B3 A2 B2A2 B2A2 B2A2 B2A2 B2A2 B2A2 B2A2 B2A2 B2 A1 B1A1 B1A1 B1A1 B1A1 B1A1 B1A1 B1 A0 B0A0 B0A0 B0A0 B0A0 B0 100010001 100010100010100010100010100010001 八位二进制数比较时 若高四位相等 就得看低四位比较结果 用两片74LS85比较八位数时 高四位的输出就是八位数比较结果的输出 低四位片输出接到高四位片的级联输入 从而高四位相等时 高四位的输出取决于级联输入 低四位的比较结果 四位比较器的级联 实现逻辑图 三 译码器和编码器 二进制译码器 二 十进制译码器 显示译码器 二进制编码器 二 十进制编码器 译码器 编码器 把代码状态的特定含义翻译出来的过程称为译码 实现译码操作的电路称为译码器 1 译码器 1 二进制译码器 设二进制译码器的输入端为n个 则输出端为2n个 且对应于输入代码的每一种状态 2n个输出中只有一个为1 或为0 其余全为0 或为1 二进制译码器可以译出输入变量的全部状态 故又称为变量译码器 集成3 8线译码器74LS138 逻辑图 真值表 输入 自然二进制码 输出 低电平有效 如上真值表可知 输出是低电平有效 各输出端的表达式如下 逻辑符号 表达式 A2 A1 A0为二进制译码输入端 为译码输出端 低电平有效 G1 为选通控制端 当G1 1 时 译码器处于工作状态 当G1 0 时 译码器处于禁止状态 引脚排列图 A0A1A2G2AG2BG1Y7GND VCCY0Y1Y2Y3Y4Y5Y6 例 用3 8线译码器74138和适当的与非门实现全减器 译码器的应用 例2 74LS138的级联 例2 74LS138的级联 二 十进制译码器的输入是十进制数的4位二进制编码 BCD码 分别用A3 A2 A1 A0表示 输出的是与10个十进制数字相对应的10个信号 用Y9 Y0表示 由于二 十进制译码器有4根输入线 10根输出线 所以又称为4线 10线译码器 2 8421码译码器 把二 十进制代码翻译成10个十进制数字信号的电路 称为二 十进制译码器 真值表 高电平有效 逻辑表达式 逻辑图 A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9 0000011111111100011011111111001011011111110011111011111101001111011111010111111011110110111111011101111111111011000111111110110011111111110 D 全1 真值表 低电平有效 集成8421BCD码译码器74LS42 3 显示译码器 数码显示器外形图 用来驱动各种显示器件 从而将用二进制代码表示的数字 文字 符号翻译成人们习惯的形式直观地显示出来的电路 称为显示译码器 显示译码器真值表 真值表仅适用于共阴极LED 七段数字显示译码器74LS48引脚排列图 功能表 输出 辅助端功能 用74LS48驱动共阴极数码管 数码显示电路的显示系统 2 编码器 二 十进制编码器 BCD码编码器 优先编码器 二 十进制编码器 1 8421BCD码编码器 输入10个互斥的数码输出4位二进制代码 真值表 逻辑表达式 逻辑图 2 8421BCD码优先编码器 真值表 逻辑表达式 逻辑图 集成10线 4线优先编码器 二进制优先编码器 集成3位二进制优先编码器74LS148 集成3位二进制优先编码器74LS148 集成3位二进制优先编码器74LS148的真值表 输入 逻辑0 低电平 有效 输出 逻辑0 低电平 有效 集成3位二进制优先编码器74LS148的级联 16线 4线优先编码器 例 四 多路选择器 数据分配器 在数字系统中 经常需要在多个通道的信号中指定某个通道的信号传送到公共数据总线上 完成这一功能的逻辑电路称为数据选择器 其框图和等效电路如下图所示 数据选择器 电路图 逻辑符号 4选1数据选择器 真值表 逻辑表达式 由地址码决定从 路输入中选择哪 路输出 典型芯片 MUX74153 双4路 MUX74152 8路 无使能控制 MUX74151 8路 MUX74150 16路 集成双4选1数据选择器74LS153 集成8选1数据选择器74LS151 逻辑符号 74LS151的真值表 数据选择器的扩展 数据选择器的应用 基本原理 数据选择器的主要特点 1 具有标准与或表达式的形式 即 2 提供了地址变量的全部最小项 3 一般情况下 Di可以当作一个变量处理 因为任何组合逻辑函数总可以用最小项之和的标准形式构成 所以 利用数据选择器的输入Di来选择地址变量组成的最小项mi 可以实现任何所需的组合逻辑函数 N 2n 1 基本步骤 确定数据选择器 确定地址变量 2 1 n个地址变量的数据选择器 不需要增加门电路 最多可实现n 1个变量的函数 3个变量 选用4选1数据选择器 A1 A A0 B 逻辑函数 1 选用74LS153 2 74LS153有两个地址变量 求Di 3 1 公式法 函数的标准与或表达式 4选1数据选择器输出信号的表达式 比较L和Y 得 3 画连线图 4 4 求Di的方法 2 真值表法 求Di的方法 3 图形法 用数据选择器实现函数 例 选用8选1数据选择器74LS151 设A2 A A1 B A0 C 求Di 画连线图 例7 8用MUX实现以下逻辑函数的功能 有两种方案 00110110 方案一 方案二 采用4路MUX来实现 例 用4路MUX实现4变量逻辑函数的功能 例 用一片双4路MUX实现4变量多输出函数 多路分配器 数据分配器 Demultiplexer是一种单输入 多输出的逻辑部件具体由哪路输出由选择控制变量决定 DEMUX A B D Y3 Y2 Y1 Y0