第8章 组合逻辑电路简.ppt

第8章组合逻辑电路 8 1概述 8 2常用组合逻辑电路及其芯片 8 2 1编码器 8 2 2译码器 8 1概述 8 1 1 组合电路的特点 F0 I0 I1 In 1 F1 I0 I1 In 1 F1 I0 I1 In 1 1 逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入状态 而与电路原来的状态无关 第8章组合逻辑电路 3 组合电路逻辑功能表示方法 真值表 卡诺图 逻辑表达式 逻辑图 时序图 波形图 2 电路结构特点 1 输出 输入之间没有反馈延迟电路 2 不包含记忆性元件 触发器 仅由门电路构成 8 1 2组合电路的分析方法和设计方法 一 组合电路的基本分析方法 一 分析步骤 逻辑图 逻辑表达式 化简 真值表 说明功能 二 分析举例 例 分析图中所示电路的逻辑功能 表达式 真值表 功能 判断输入信号极性是否相同的电路 一致电路 解 二 组合电路的基本设计方法 一 设计步骤 逻辑抽象 列真值表 写表达式 化简或变换 画逻辑图 逻辑抽象 1 根据因果关系确定输入 输出变量 2 状态赋值 用0和1表示信号的不同状态 3 根据功能要求列出真值表 根据所用元器件 分立元件或集成芯片 的情况将函数式进行化简或变换 4 化简或变换写出逻辑表达式 如果在用中规模集成组合电路实现则不用化简 1 设定变量 二 设计举例 例1 设计一个三人表决的控制电路 解 输入A B C 输出Y 2 状态赋值 A B C 0表示不同意 Y 0表示决议未通过 1 逻辑抽象 A B C 1表示同意 Y 1表示决议通过 2 列真值表 000 001 010 011 100 101 110 111 0 0 0 1 0 1 1 1 3 写输出表达式并化简 最简与或式 最简与非 与非式 用与或门实现 用与非门实现 如果在用中规模集成组合电路实现则不用化简 4 画逻辑图 A B Y C 用与非门实现 1 半加器 8 2常用组合逻辑电路及其芯片8 2 1加法器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器 加数 本位的和 向高位的进位 2 全加器 能对两个1位二进制数进行相加并考虑低位来的进位 即相当于3个1位二进制数相加 求得和及进位的逻辑电路称为全加器 Ai Bi 加数 Ci 1 低位来的进位 Si 本位的和 Ci 向高位的进位 全加器的逻辑图和逻辑符号 串行进位加法器 构成 把n位全加器串联起来 低位全加器的进位输出连接到相邻的高位全加器的进位输入 特点 进位信号是由低位向高位逐级传递的 速度不高 3 集成全加器 TTL 74LS183 CMOS C661 双全加器 8 2 3译码器 编码的逆过程 将二进制代码翻译为原来的含义 一 二进制译码器 BinaryDecoder 输入n位二进制代码 如 2线 4线译码器 3线 8线译码器 4线 16线译码器 输出m个信号m 2n 半导体数码管显示 LED 液晶显示 LCD 共阳极 每字段是一只发光二极管 三 七段显示译码器 数码显示器 0000001 1001111 0010010 0000110 1001100 0100100 0100000 低电平驱动 0001111 0000000 0000100 共阴极 高电平驱动 1111110 0110000 1101101 1111001 0110011 1011011 1011111 1110000 1111111 1111011 2 集成显示译码器74LS48 引脚排列图 驱动共阴极数码管的电路 输出高电平有效 功能表 辅助端的功能如下 辅助端功能 3 灭灯输入 动态灭零输出端 RBO BI RBO 当BI 作为输入使用 且 0 作为输出使用时 受控于 和 当 1 且 0 时 0