第9章 触发器与时序逻辑电路.ppt

第9章触发器与时序逻辑电路 9 1触发器9 2时序逻辑电路的分析方法 9 1触发器 触发器是构成时序逻辑电路的基本逻辑部件 它是由门电路加上适当的反馈而构成的一种新的逻辑部件 按照逻辑功能的不同 触发器可以分为RS触发器 D触发器 JK触发器 T和T 触发器 按照结构形式的不同 又可分为基本RS触发器 同步触发器 主从触发器和边沿触发器 按照工作状态的不同又可分为双稳态触发器 单稳态触发器 无稳态触发器 多谐振荡器 等 1 电路结构 9 1 1RS触发器 图 a 是用两个与非门构成的基本RS触发器 它有两个输入端两个互补输出端Q和 9 1 1 1基本RS触发器 一般用Q端的逻辑值来表示触发器的状态 Q 1 时 称触发器处于1状态 Q 0 时 称触发器处于0状态 当输入信号变化时 触发器可以从一个稳定状态转换到另一个稳定状态 我们把输入信号作用前的触发器状态称为原态 用Qn和表示 把在输入信号作用后触发器所进入的状态称为次态 用Qn 1和表示 2 工作原理 1 0 0 1 1 0状态 0 1 1 0 1 1状态 1 1 0 1 1 0 0 1 0状态 1 1 1 0 0 1 1 0 0 0 1 1 由于与非门延迟时间不可能完全相等 在两个输入端的0信号完全撤销后 将不能确定触发器是处于0状态还是1状态 复位端 置位端 3 逻辑功能 触发器逻辑功能的表示 特性表 特性方程 逻辑状态图和时序图 特性表 特性方程 时序图 反映触发器输入信号取值和状态之间对应关系的图形 置1 置0 置1 置1 置1 保持 禁止 不定 基本触发器虽然具有置0 置1和记忆的功能 但在实用上仍不够完善 因为一个数字系统往往有多个触发器 它们的动作速度各异 为了避免众触发器动作参差不齐 各触发器都要受一个统一的指挥信号控制 这个指挥信号称为时钟脉冲 有时钟脉冲的触发器称为钟控触发器 又称同步触发器 9 1 1 2可控RS触发器 其中R S是信号输入端 CP是时钟脉冲的输入端 1 电路结构 是直接置0端和直接置1端 低电平有效 工作前使触发器先预置于某一状态 触发器投入后工作后 不再起作用 两者都保持在高电平 2 工作原理 CP 0触发器保持原来状态不变 CP 1时 工作情况与基本RS触发器相同 R 0 S 0 R 0 S 1 R 1 S 0 R 1 S 1 保持 置1 置0 禁止 3 逻辑功能 特性表 特性方程 CP 1期间有效 时序图 9 1 2JK触发器和D触发器 1 电路结构 由两个钟控RS触发器组成 主触发器和从触发器 9 1 2 1JK触发器 主触发器输入 从触发器保持 2 工作原理 CP由0变为1时 CP由1变为0时 主触发器保持 从触发器输出 上升沿输入 下降沿输出 1 当下降沿输出时 可见 下降沿从触发器的输出状态即为上升沿主触发器的输出状态 因此 只要分析上升沿时主触发器的输出状态即可 若 若 2 当上升沿输入时 J 0 K 0 J 0 K 1 初始状态为0 初始状态为1 主触发器保持0态 主触发器置0态 置0 保持 J 1 K 0 初始状态为0 初始状态为1 主触发器置1态 主触发器保持1态 置1 J 1 K 1 初始状态为0 初始状态为1 主触发器置1态 主触发器置0态 翻转 3 逻辑功能 1 特性表 2 特性方程 3 时序图 上升沿输入 下降沿输出 注意 1 触发器的触发翻转发生在时钟脉冲的触发沿 这里是下降沿 2 判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态 9 1 2 2D触发器 触发器的结构类型有多种 除上述的主从型外 常用的还有边沿触发器 边沿触发器的次态仅取决于CP边沿到达时刻输入信号的状态 而与此边沿时刻以前或以后的输入状态无关 因此可以提高它的可靠性和抗干扰能力 D触发器多半是边沿结构类型 目前用得较多的是维持阻塞D触发器 1 电路结构 2 工作原理 1 0 1 当C 0时 保持 保持 D 0 1 0 0 1 1 1 置0 当C由0变为1 上升沿 1 置0 0 D 1 1 1 0 1 置1 0 置1 1 1 1 若C 1期间 D由0变为1 输出状态 0 0 1 置0 1 1 置0 0 1 1 0 1 0 3 逻辑功能 CP上升沿时刻有效 1 特性表 2 特性方程 3 时序图 其他触发器 1 T触发器如果将JK触发器的J端和K端直接连接在一起 输入端符号改用T表示 就构成了T触发器 T 0时 相当于J K 0 保持功能 T 1时 相当于J K 1 翻转功能 特性表 特性方程 状态图 时序图 2 T 触发器 如果把T触发器的T端固定接高电平 使T 1 就成为T 触发器 特性方程 状态图 时序图 9 1 3触发器功能间的相互转换 在各种功能的触发器中 最常见的是JK触发器和D触发器 根据实际需要 可以将某种逻辑功能的触发器 经过适当的改接或附加一些门电路后 转换为另一种逻辑功能的触发器 转换步骤 1 写出已有触发器和待求触发器的特性方程 2 变换待求触发器的特性方程 使之形式与已有触发器的特性方程一致 3 比较已有和待求触发器的特性方程 根据两个方程相等的原则求出转换逻辑 4 根据转换逻辑画出逻辑电路图 1 将JK触发器转换为其他触发器 1 JK触发器 D触发器 电路图 2 JK触发器 T触发器 电路图 3 JK触发器 T 触发器 电路图 2 将D触发器转换为JK T和T 触发器 1 D触发器 JK触发器 2 D触发器 T触发器 3 D触发器 T 触发器 1 由逻辑图写出各触发器的时钟方程 2 由逻辑图写出各触发器的驱动方程 3 将驱动方程代入相应触发器的特性方程 求得时序逻辑电路的状态方程 4 根据状态方程 列出状态表 5 画出时序图 9 2时序逻辑电路的分析方法 例 分析图示时序逻辑电路 设初始状态000 2 驱动方程 1 时钟方程 1 同步时序逻辑电路的分析示例 3 状态方程 4 状态表 5 时序图 2 异步时序逻辑电路的分析示例 若脉冲C频率f 4000HZ 求Q2的频率 状态方程 驱动方程 时钟方程 C下降沿到来时翻转 Q0由1变0时翻转 Q1由1变0时翻转 状态表 C由1变0