数字电子课程设计_盲人报时钟.doc

数字电子技术课程设计设计课题：盲人报时钟学 院：自动化工程学院班 级：学 号：姓 名：指导老师：目 录一.设计目的3二.设计指标3三.设计总体概述33.1 振荡器电路43.2 分频器电路43.3 时间计数器电路43.4 译码驱动电路53.5 数码管5四.各单元模块的设计与分析54.1 555振荡器电路54.2 分频器电路64.3 时间计数单元64.3.1 74LS161芯片说明74.3.2 74LS161引脚功能介绍74.3.3 74LS161功能真值表74.3.4 74LS161时序图84.3.5 秒、十、分计数器84.4 译码驱动及显示单元94.5 校时电源电路104.6 报时电路114.6.1 74LS193功能说明124.6.2 74283功能介绍13五.元器件清单14六.盲人报时钟电路原理图15七.设计总结167.1 工作进程167.2 设计中碰到的问题及解决办法167.3 设计心得体会16八.参考文献17一.设计目的1、进一步掌握各芯片的逻辑功能及使用方法。2、进一步熟悉集成电路的引脚安排。3、进一步掌握数字钟的设计方法和和计数器相互集联的方法。4、进一步掌握数字系统的设计和数字系统功能的测试方法。5、进一步掌握数字系统的制作和布线方法。二.设计指标1、具有时、分、秒计时功能（小时112），要求用数码管显示。2、具有手动校时、校分功能。3、设有报时、报分开关。当按报时开关时，能以声响数目告诉盲人。当按报分开关时，同样能以声响数目告诉盲人，但每响一下代表十分钟（报时与报分的声响的频率应不同）。三.设计总体概述本设计是一个显示时间的系统，所以三个计数器分别为60、60、12进制。用拨码开关不同的组合分别控制调时、调分、正常计时三种不同的状态。在调时、调分的过程中，计数器间的CP脉冲被屏蔽掉，由单步脉冲代替CP输入；相反正常计时的时候，单步脉冲被屏蔽掉。报时电路中，将响声计数器和时（分）计数器的状态进行比较，状态相同时比较电路发出停止报时的信号。图1为盲人报时钟的原理框图。时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器校时电路报时电路分频电路振荡电路图1 盲人报时钟的原理框图3.1 振荡器电路振荡器电路给数字钟提供一个频率稳定准确的1kHz的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。3.2 分频器电路分频器电路将1kHz的高频方波信号经三个74LS160三次分频后得到1Hz的方波信号，可以供秒计数器进行计数。分频器实际上也就是计数器。3.3 时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器设计为12进制计数器。3.4 译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。3.5 数码管本设计采用的为数码管（共阴）。四.各单元模块的设计与分析主体电路是功能部件或单元电路组成的，在设计这些电路或选择部件时，应尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或者都用CMOS集成电路。整个系统手忙脚乱的器件种类应尽可能少。本设计采用TTL集成电路。下面介绍各功能部件与单元电路的设计。4.1 555振荡器电路振荡器是构成数字式时钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率超高，计时精度超高，走时越准确，如果精度要求不高也可以采用由逻辑门与RC组成的时钟源振荡器，或由集成电路定时器555与RC级成的多谐振荡器。这里选用555定时器构成多谐振荡器。振荡频率f=1024Hz。电路及参数如图2所示。图2 555振荡器电路图4.2 分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。实现分频器的电路是计数器电路，一般采用多级进制计数器来实现。例如，将32768Hz（215）的振荡信号分频为1Hz的分频倍数为32768，即实现该分频功能的计数器相当于15级2进制计数器。74LS161计数器最高位可以将32768Hz的信号分频为1KHz，而经过三个74LS161可以将它分为1Hz的信号。如图3所示，可以直接实现振荡和分频的功能。图3 74LS161分频电路图4.3 时间计数单元在设计计数器之前，先对74LS161芯片的引脚和功能作一些说明以及有关连接的知识。4.3.1 74LS161芯片说明图4 74LS161芯片4.3.2 74LS161引脚功能介绍时钟CP和四个数据输入端P0P3清零/MR使能CEP，CET置数PE数据输出端Q0Q3以及进位输出TC. (TC=Q0Q1Q2Q3CET)4.3.3 74LS161功能真值表CRLDCTp CTTCPD3 D2 D1 D0Q3 Q2 Q1 Q00XX XXX X X X0 0 0 010X XD3 D2 D1 D0D3 D2 D1 D011X 0XX X X X保持110 X XX X X X保持111 1X X X X计数表1 74LS161功能真值表4.3.4 74LS161时序图图5 74LS161时序图4.3.5 秒、十、分计数器时间计数单元分为：时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也是8421BCD码。本设计采用两片74LS160来产生60进制和12进制，秒个位计数单元为10进制计数器，通过与非门74LS00连接来实现，分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，如图5所示。时个位计数器单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，所以在两块74LS160构成的100进制中截取12，就得在12的时候进行置数。12进制计数功能的电路如图6所示。图5 60进制计数器电路图6 12进制计数器电路4.4 译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS48作为显示译码电路，选用八段共阴LED数码管作为显示单元电路，如图7所示。图7 译码驱动和显示电路4.5 校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图8所示为所设计的校时电路。表2 校时开关功能表K2K1功能00计数01校分10校时1闭合，0断开7555构成数十毫秒的单稳态电路，CC4013中的一个D触发器作为二分频电路工作。按下AN后，7555立即输出高电平，不过这时AN有没有抖动，因为7555的输出高电平的时间1.1RC总是大于抖动时间。在7555输出高电平同时就触发IC2，翻转一次，在AN放开瞬间7555又被触发输出定时1.1RC的高电平。同样，这个时间也大于AN的抖动时间，同时第二次触发IC2，输出翻转（复位）。这样，在按动AN期间，仅输出一个脉冲，输出端Q与是反相关系。故可获得正负两种脉冲。通常AN的抖动时间是1040ms，这样就可以把单稳时间选为50ms以上，如R取510k，C取0.01F。在调时、调分的过程中，计数器间的CP脉冲被屏蔽掉，由单步脉冲代替CP输入；相反正常计时的时候，单步脉冲被屏蔽掉。图8 单步脉冲电路4.6 报时电路本设计采用74LS193减法计数器实现报时功能，74LS193输入端与译码器输出端相连，报分开关控制74LS193置数端，开关闭合，74LS193对闭合时刻的初值进行减法计数，输出端通过一个四输入或门连至Cpu端，使计数器减至零时停止报时，保持此时刻状态。由于报时部分时十位也须要报时，与报分部分相比，需加一个集成4位二进制加法器74283实现。从而满足当按报时开关时，能以声响数目告诉盲人。当按报分开关时，同样能以声响数目告诉盲人，但每响一下代表十分钟。图9 报分电路图10 报时电路4.6.1 74LS193功能说明74LS193是双时钟4位二进制同步可逆计数器。 74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。在RD=0、LD1的条件下，作加计数时,令CPD1,计数脉冲从CPU输入；作减计数时，令CPU1，计数脉冲从CPD输入。此外，74LS193还具有异步清零和异步预置数的功能。当清零信号RD1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当RD0,LD0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD端，称为异步预置数。 图11 74LS193N引脚图表3 74LS193的功能表清零预置时钟预置数据输入输出RDLDCPUCPDABCDQAQBQCQDHXXXXXXXLLLLLLXXABCDABCDLH上升HXXXX加计数LHH上升XXXX减计数4.6.2 74283功能介绍图12 74283引脚图1.引脚图介绍：IC 加减控制端（0加1减 ）CO 进位端 A0-A4 高位输入端B1-B4 低位输入端S0-S4 输出端2.真值表表4 74283功能表五.元器件清单表五 实验中所需的器材器件数量标号74LS, 74LS193N2U34，U3074LS, 74LS04N2U32A,U38ASONALERT 1000 Hz1U28SONALERT 2000 Hz1U3674LS, 74LS00N1U22A74LS, 74S48N6U12,U13,U5,U6,U20,U21LED显示器6U15,U16,U8,U9,U24,U2575551U39三路拨码开关4J1,J2,J3,J4电容 10nF3C1,C2,C3CC40131U40LM555CM1U4774LS, 74LS03N3U41A,U42A,U43A74LS, 74LS161N3U44,U45,U4674LS, 74LS160N6U18,U19,U10,U11,U3,U474LS, 74LS11D2U29A,U32A四输入或门OR42U31,U3574LS,74LS40D2U7A,U14A74LS,74LS04D2U17A,U23A74LS,74LS283N1U33按钮1AN电阻 10K1R1电阻 500W1R2电阻 61K1R3电阻 20K1R4电阻 R51R5六.盲人报时钟电路原理图七.设计总结7.1 工作进程1月4日1月5日：查找资料，进行总体功能框图设计，明确各模块的电路原理，并进行原理图的初步设计。1月6日：设计多谐振荡器和分频器。1月7日：设计六十进制计数器和十二进制计数器。1月8日1月10日：设计校正电路和报时电路并组装总电路。7.2 设计中碰到的问题及解决办法首先是在做秒脉冲的过程中，考虑到用石英晶体制作多谐振荡器，精度较好，想采用石英晶体制作，但在制作时，所产生的振荡频率不稳定且输出不为整数，于是又改为用555定时器制作多谐振荡器。在用555定时器产生1024Hz的频率信号时进行的很顺利，只是在进行3个10分频得到1Hz的秒脉冲信号时，由于机器运行较慢，在看示波器的波形图时要等待较长的时间。接着在制作十二进制计数器时，最初想用两片中规模集成计数器74LS161制作，但由于十二进制小于十六进制，只需用一片74LS161即可，而设计中要求分别显示时的十位和个位，即用两个数码管显示，这就需要两个芯片进行驱动。想了很长时间，不知道如何接线，便改用一片中规模集成计数器74LS191和一片小规模集成触发器D触发器来制作。制作好后发现运行时计数器从“11”开始计数，最初以为没什么影响，只要能循环就行。后来在设计报时电路时，发现12点时扬声器不报时，因为我的报时电路采用的时时计数器和响声计数器状态相同时停止报时这一原理。于是又对十二进制计数器进行修改，使其一开始运行时从“01”开始，这样就解决了“报时电路12点不报”的问题。7.3 设计心得体会在此次设计中，除了锻炼了自己的动手能力外，我最大的一个收获就是学习了对电路的硬件设计。在以前学习数字电子时，课时紧，老师并没有教我们学习如何设计电路。但通过这次设计，我掌握了一些设计方法，在查找资料的过程中，我还体会到了同学们一起自学讨论的乐趣。在设计阶段，由于天气寒冷我感冒了，但我并没有因此放弃。在查好相关资料后，我便和同学从1月5日起开始日夜进行设计。同时，在此次设计中，由于时间很紧，以至于我们不能用计算机仿真。但我知道，我的电路图在仿真中一定还存在很多问题，放假回家后，我还会继续研究这次设计，将我的设计不仅仅满足原理结构，还要真的可