资源目录
压缩包内文档预览：(预览前20页/共32页)
编号：512597
类型：共享资源
大小：1.96MB
格式：RAR
上传时间：2015-11-11
上传人：QQ28****1120
认证信息
个人认证
孙**（实名认证）
辽宁
IP属地：辽宁
6
积分
- 关 键 词：
-
毕业设计
- 资源描述：
-
基于51单片机的频率合成设计,毕业设计
- 内容简介：
-
a 摘 要 本系统以 51 单片机为控制核心，由正弦信号发生模块、功率放大模块、调幅（ AM）、调频（ FM）模块、数字键控（ ASK， PSK）模块以及测试信号发生模块组成。采用数控的方法控制 DDS 芯片 AD9850 产生 0Hz 30MHz 正弦信号，经滤波、放大和功放模块放大至 6v 并具有一定的驱动能力。测试信号发生模块产生的1kHz 正弦信号经过调幅（ AM）模块、调频（ FM）模块，对高频载波进行调幅或调频。 二进制基带序列信号送入数字键控模块，产生二进制 PSK 或 ASK 信号，同时对 ASK 信号进行解调，恢复出原始数字序列。 另外 ，本系统从简单、调整方便、功能完备为出发点，基本实现了设计 中的要求，波形输出较稳定，且精度较高。本 设计 还配备有 LED 显示屏、键盘，提供了友好的人机交互界面。 关键词 ： 直接数字频率合成（ DDS） AD9850 锁相环 VCO 调幅 调频 数字键控 ABSTRACT This system is in the core of Micro-Processor , consist of sine signal generating module, Power amplifier, Amplitude Modulator, Frequency Modulator, ASK/PSK module and test signal generating module. The AD9850 controlled by MicroProcess in digital way to generate sine signal with the bandwidth 0Hz to 30MHz adjustable per 1Hz. After processing by LPF & power amplifier, the output signal has a peak value of move than 6V. The sine signal at 1 KHz was send to AM and FM module to modulate the high frequency carrier waveform. The binary sequential was send to the relative module to generate ASK and PSK signal. At last demodulate module demodulate the ASK signal and got the same binary sequential as set before. In addition,the design of this system is basically satisfy the requirements of the symplification ,easy-modification and full-function.the output square wave is very stable and its precision is also very high. In order to provide a friendly user interface, the LED and remote infrared control keyboard was introduced in this system. Key words： DDS ; AD9850; PLL; VOC; AM; FM; ASK; PSK nts b 第一章 绪 论 1.1 课题研究的意义与作用 1971年，美国学者 j.Tierney等人撰写的 A Digital Frequency Synthesizer-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。近 10年间，随着微电子技术的迅速发展，直接数字频率合成器（ Direct Digital Frequency Synthesis简称 DDS或 DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率 转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字 化、控制灵活方便等方面，并具有极高的性价比。 1.2 DDS 的研究现状及发展趋势 在频率合成（ FS, Frequency Synthesis）领域中，常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环（ fractional-N PLL Synthesis）等，直接数字合成 (Direct Digital Synthesis DDS)是近年来新的 FS技术。单片集成的 DDS产品是一种可代替锁相环的快速频率合成器件。 DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。 DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速 D/A变换器产生所需的数字波形（通常是正弦波形），这个数字波经过一个模拟滤波器后，得到最终的模拟信号波形。如图 1-1所示，通过高速 DAC 产生数字正弦数字波形，通过带通滤波器后得到一个对应的模拟正弦波信号，最后该模拟正弦波与一门限进行比较得到方波时钟信号。 DDS系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。除此之外， DDS的固有特性还包括 ：相当好的频率和相位分辨率（频率的可控范围达 Hz级，相位控制小于 0.09） ,能够进行快速的信号变换（输出 DAC的转换速率 300百万次 /秒）。这些特性使 DDS在军事雷达和通信系统中应用日益广泛。 其实，以前 DDS 价格昂贵、功耗大（以前的功耗达 Watt级）、 DAC器件转换速率不高，应用受到限制，因此只用于高端设备和军事上。随着数字技术和半导体工业的发展， DDS芯片能集成包括高速 DAC器件在内的部件，其功耗降低到mW级（ AD9851在 3.3v 时功耗为 650mW），功能增加了，价格便宜。因此， DDS也获得广泛的 应用：现代电子器件、通信技术、医学成像、无线、 PCS/PCN 系统、雷达、卫星通信。 nts c 基准时钟 相位累加器 相位 / 幅度变换 D/A变换 低通滤波 比较器 相位累加器 波形存储器 D/A 转换器 低通滤波器 fo 图 1-1 DDS方波输出框图 1.3 DDS 的系统简介 1.3.1DDS 的基本原理 DDS的基本原理是利用采样定理，通过查表法产生波形。 DDS的结构有很多种，其基本的电路原理可用图 1-2来表示。 K fS FO 图 1-2 DDS原理图 相位累加器由 N位加法器与 N位累加寄存器级联 构成。每来一个时钟脉冲，加法器将频率控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是 DDS 输出的信号频率。 用相位累加器输出的数据作为波 形存储器（ ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到 D A转换器， D A 转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 DDS 在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。 1.3.2 DDS 的性能特点 （ 1）输出频率相 对带宽较宽 输出频率带宽为 50% s（理论值）。但考虑到低通滤波器的特性和设计难nts d 度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到 40% s。 （ 2）频率转换时间短 DDS是一个开环系统，无任何反馈环节，这种结构使得 DDS的频率转换时间极短。事实上，在 DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。 DDS的频率转换时间可达纳秒数量级，比使用其它的频 率合成方法都要短数个数量级。 （ 3）频率分辨率极高 若时钟 s 的频率不变， DDS 的频率分辨率就由相位累加器的位数决定。只要增加相位累加器的位数 N即可获得任意小的频率分辨率。目前，大多数 DDS的分辨率在 Hz数量级，许多小于 MHz甚至更小。 （ 4）相位变化连续 改变 DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 （ 5）输出波形的灵活性 只要在 DDS内部加上相应控制如调频控制 FM、调相 控制 PM和调幅控制 AM，即可以方便灵活地实现调频、调相和调幅功能，产生 FSK、 PSK、 ASK 和 MSK等信号。另外，只要在 DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当 DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。 （ 6）其他优点 由于 DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。 第二章 单片机 80C51 的简介 2.1 主芯片 80C51 的 硬件资源 2.1.1 单片机的概念 单片机（ microcontroller，又称微控制器）是在一块硅片上集成了各种部件的微型计算机。这些部件包括中央处理器 CPU、数据存储器 RAM、程序存储器ROM、定时器 /计数器和多种 I/O接口电路。图 2-1是 80C51单片机的基本结构图 nts e 图 2-1 80C51单片机的基本结构图 1.80C51单片机的结构特点有以下几点： 8位 CPU； 片内振荡器及时钟电路； 32根 I/O 线； 外部存储器 ROM和 RAM，寻址范 围各 64KB； 两个 16位的定时器 /计数器； 5个中断源， 2个中断优先级 全双工串行口 布尔处理器 2.定时器 /计数器 80C51内部有两个 16位可编程定时器 /计数器，记为 T0和 T1。 16位是指它们都是由 16个触发器构成，故最大计数模值为 216 -1。可编程是指他们的工作方式由指令来设定，或者当计数器来用，或者当定时 器 来用，并且计数（定时）的范围也可以由指令来设置。这种控制功能是通过定时器方式控制寄存器 TMOD来完成的 . 如果需要，定时器在 计到规定的定时值时 可以向 CPU发出中断申请，从而完成某种定时 的控制功能。在计数状态下同样也可以申请中断。定时器控制寄存器TCON用来负责定时器的启动、停止以及中断管理 在定时工作时，时钟由单片机内部提供，即系统时钟经过 12 分频后作为定时器的时钟。技术工作时，时钟脉冲由 TO 和 T1输入 3.中断系统 nts f 80C51的中断系统允许接受五个独立的中断源，即两个外部中断申请，两个定时器 /计数器中断以及一个串行口中断。 外部中断申请通过 INTO 和 INT1（即 P3.2 和 P3.3）输入，输入方式可以是电平触发（低电平有效）， 也可以是 边沿触发（下降沿有效）。两个定时器中断请求是当定时器溢出时向 CPU提出的，即当定时器由状态 1转为全零时提出的。第五个中断请求是由串行口发出的，串行口每发送完一个数据或接收完一个数据，就可提出一次中断请求 2.1.2 80C51 的芯片引脚 如图 2-2所示 VCC：供电电压。 GND： 接地。 P0 口： P0 口为一个 8 位漏极开路双向 I/O 口，每脚可吸收 8TTL门电流。当 P1口的管脚第一次写 1时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。在 FIASH 编程时， P0 口作 图 2-2 80C51引脚图 为原码输入口，当 FIASH进行校验时， P0输出原码，此时 P0外部必须被拉高。 P1口： P1口是一个内部提供上拉电阻的 8位双向 I/O口， P1口缓冲器能接收输出 4TTL门电流。 P1口管脚写入 1后，被内部上拉为高，可用作输入， P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在 FLASH编程和校验时， P1口作为第八位地址接收。 P2口： P2口为一个内部上拉电阻的 8 位双向 I/O口， P2口缓冲器可接收，输 出 4个 TTL门电流，当 P2口被写“ 1”时，其管脚被内部上拉电阻拉高，且作为输入。 因此作为输入时， P2 口的管脚被外部拉低，将输出电流，这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16位地址外部数据存储器进行存取时， P2 口输出地址的高八位。当对外部八位地址数据存储器进行读写时， P2口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3口： P3口管脚是 8个带内部上拉电阻的双向 I/O口，可接收输出 4个 TTL门电流。当 P3口写入“ 1”后，它们被内部上拉为高电平，并用作 输入。作为输入，由于外部下拉为低电平， P3口将输出电流（ ILL）这是由于上拉的缘故。 P3口也可作为 AT89C51的一些特殊功能口，如下表所示： P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断 0） P3.3 /INT1（外部中断 1） nts g P3.4 T0（记时器 0外部输入） P3.5 T1（记时器 1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡 器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在 FLASH 编程期间，此引脚用于输入编程脉冲。在平时， ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE脉冲。如想禁止 ALE的输出可在 SFR8EH地址上置 0。此时， ALE只有在执行 MOVX， MOVC 指令是 ALE 才起作用。另外，该引脚被略微拉高。如果微 处理器在外部执行状态 ALE禁止，置位无效。 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。但在访问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 /EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储器（ 0000H-FFFFH），不管是否有内部程序存储器。注意加密方式 1 时， /EA 将内部锁定为 RESET；当/EA端保持高电平时，此间内部程序存储器。在 FLASH编程期间，此引脚也用于施加 12V编程电源（ VPP）。 XTAL1：反向振荡放大器的输入 及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 2.1.3 使用 I/O 口的注意事项 （ 1） P1,P2,P3 口的输出缓冲器可驱动 4个 LSTTL电路。对于 HCMOS芯片单片机的 I/O口，在正常情况下，可任意由 TTL或 NMOS电路驱动。 HMOS及 CMOS性的单片机 I/O口有集电极开路或漏极开路的输出来驱动时，不必外加上拉电阻 （ 2）对于 74LS 系列， CD4000系列以及一些大规模集成电路芯片（如 8155，8253， 8279等），都可以和 MCS-51系列单片机直接接口。具体使用时，可以查阅有关器件 手册或参考典型电路 （ 3）对一些线性组件，特别是应用键盘、码盘、 LED显示器等输入 /输出设备时，应当尽量增加驱动部分的容量，否则，单片机将提供不出足够的驱动电流供给负载使用 2.2 80C51 中断系统 nts h 所谓中断，是指当计算机执行正常程序时，系 统中出现某些急需处理的异常情况和特殊情求 ， CPU暂停执行现行程序，转去对随机发生地更紧迫事件进行处理；处理完毕后， CPU自动返回原来的程序继续执行。 中断允许软件设计不需要关心系统其他部分定时要求，算术程序不需要考虑隔几个指令检查 I/O 设备是否需要服务。相反，算术程序 编写时好像有无限的时间作算术运算而无其他工作在进行。若其它事件需要服务时，则通过中断告诉系统。 80C51单片机有 5个中断源，有两个中断优先级，每个中断源的优先级可以编程控制。中断允许受到 CPU开中断和中断源开中断的两级控制。 2.2.1 中断源 中断源是指任何引起计算机中断的事件，一般一台机器允许有许多个中断源。 80C51系列单片机至少有 5个中断源。增加很少的硬件就可把各种硬件中断源“线或”成为一个外部中断输入，然后再顺序检索一起中断的特定源。 80C51单片机的 5个中断源是： 外部中断请求 0，由 0INT （ P3.2）输入； 外部中断请求 1，由 1INT （ P3.3）输入； 片内定时器 /计数器 0益处中断请求； 片内定时器 /计数器 1 溢出中断请求； 片内串行口发送 /接收中断请求； 为了了解每个中断源是否产生了中断请求，中断系统应设置许多个中断请 求触发器（标志位）实现记忆。这些中断源请求标志位分别有特殊功能寄存器TCON和 SCON的相应位锁存 定时器 /计数器控制寄存器 TCON，它是一个八位的寄存器，各位如下表所示 TF1 TF0 IE1 IT1 IE0 IT0 IT0,IT1：外部中断 0、 1触发方式选择位，由软件设置。 1 是下降沿触发， 0是电平触发。 IE0,IE1：外部终端 0、 1请求标志位。 TF0,TF1：定时器 /计数器 0、 1溢出中断请求标志。 2.2.2 中断的控制 中断的控制主要实现中断的开关管理和中断优先级的管理。这个管理主要通过对特殊功能寄存器 IE和 IP的编程实现。 （ 1）中断允许寄存器 IE EA ET2 ES ET1 EX1 ET0 EX0 EX0,EX1：外部终端 0， 1的中断允许位。 1是中断开， 0是中断关 nts i ET0,ET1：定时器 /计数器 0、 1溢出中断允许位。 1是开中断， 0是关中断 ES：串行口中断允许位。 1是中断开， 0是中断关 ET2：定时器 /计数器 2溢出中断位 EA： CPU开 /关中断控制位。 1是开中断， 0是关中断 （ 2）中断优先级寄存器 IP PS PT1 PX1 PT0 PX0 若系统中多个中断源同时请求中断，则 CPU 按中断源的优先级别，由高到低分别响应。 80C51 单片机有两个中断 优先级：高优先级和低优先级。每个中断源都可以编程为高优先级。这可以实现两级中断嵌套。嵌套的原则：一个正在执行的中断服务程序可以被高级的中断请求中断，而不能被同级或较低级的中断请求中断。两级中断通过使用 IP寄存器设置，相应的位置 1，则优先级高， 0则优先级低。 PX0、 PX1：终端 0、 1中断优先级控制； PT0、 PT1：定时器 /计数器 0、 1中断优先级控制。 PS：串行口中断优先级控制。 80C51 复位时， IP 被清零， 5 个中断源都在同一个优先级。这时若其中几个中断源同时产生中断请求，则 CPU按照片内硬件优先 级链路的顺序相应中断，硬件优先级由高到低的顺序是：外部终端 0 定时器 /计数器 0 外部中断 1 定时器 /计数器 1 串行口中断。 2.2.3 中断响应 80C51 的 CPU 在每个机器周期采样中断源的中断请求标志位，如果没有上述阻 止条件，则将在下一个机器周期响应被激活 的最高级中断请求。阻止条件如下： CPU正在处理同级或更高级的中断； 现行机器周期不是所执行指令的最后一个机器周期； 正在执行的是 RETI或者是访问 IE 或 IP的指令； CPU在中断响应之后完成如下操作： 硬件清除相应的中断标志位； 执行一条硬件子程序，保护断点，并转向中断服务程序入口。 结束中断时执行 RETI指令，恢复断点，返回主程序。 80C51 的 CPU 在相应中断请求时，由硬件电路自动形成转向与该中断源对应的中断的服务程序入口地址。这种方法为硬件向量中断法。 各中断源的中断服务程序入口地址如下： nts j 编号 中断源 入口地址 0 外部终端 0 0003H 1 定时器 /计数器 0 000BH 2 外部终端 1 0013H 3 定时器 /计数器 1 001BH 4 串行口中断 0023H 各中断服务程序入口地址仅隔 8个字节，编译器在这些地 址放入无条件转移指令，跳到服务程序的实际地址。 向量中断包括把先前的程序计数指针推入堆栈，中断服务程序很像其他子程序。当向量中断发生时，硬件禁止所有中断。此时表明外部中断或定时器溢出的标志位由硬件清除。中断服务程序的不同分支取决于中断源。在重新允许全局CPU中断 EA之前，必须仔细清除各种标志。标志会引起立即地重复中断。 80C51对终端实际上有特殊的返回指令 -RETI。不是 RET。 RETI重新允许系统识别其他中断。因而，没必要在正常使用中断时复位 EA，只要在程序初始化时开中断一次就可以了 。 2.3 单 片机定时 /计数器的使用 80C51系列单片机至少有两个 16位内部定时器 /计数器。 8052有三个定时器/计数器，其中连个基本定时器 /计数器是定时器 /计数器 0和定时器 /计数器 1。他们既可以编程为定时器使用，也可以编程为计数器使用。若是计数内部晶振驱动时钟，则它是定时器；若是计数 80C51的输入引脚的脉冲信号，则它是计数器。 80C51的 T/C时加一计数的。定时器实际上也是工作在技术方式下的，只不过对固定频率的脉冲计数；由于脉冲周期固定，由计数值可以计算出时间，有定时功能。 当 T/C 工作在定时器时，对振荡源 12 分 频的脉冲计数，即每个机器周期计数值加一，频率加 =fosc/12。晶振为 6MHz，计数频率 =500KHz，每 2uS 计数加一。 当 T/C 工作在计数器时，计数脉冲来自外部脉冲输入引脚 T0 或 T1。当 T0或 T1脚上负跳变需 2个机器周期，即 24个振荡周期。所以 T0或 T1 脚输入的计数外部脉冲的最高频率为 fosc/12。当晶振为 12MHz时，最高技术频率为 500KHz，高于此频率将计数出错。 2.3.1 与 T/C 有关的特殊功能寄存器 （ 1）计数寄存器 TH 和 TL T/C 是 16 位的，计数寄存器有 TH 高 8 位 TL 低 8 位构成。在特殊功 能寄存器中，对应 T/C0为 TH0和 TL0；对应 T/C1 为 TH1和 TL1。定时器 /计数器的初始值通过 TH1/TL1和 TH0/TL0设置 nts k （ 2）定时器 /计数器控制寄存器 TCON TR1 TR0 TR0、 TR1：定时器 /计数器 0、 1启动控制位。 1是启动， 0是停止 TCON复位后清零， T/C需要受到软件控制才能启动计数；当计数计满时，产生向高位的进位 TF,即溢出中断请求标志 T/C的方式控制寄存器 TMOD GATE C/T M1 M0 GATE C/T M1 M0 C/T：计数器或定时器选择位。 1位 计数器， 0位定时器 GATE：门控信号。 1时 T/C的启动控制受到双重控制，即要求 TR0/TR1和 INT0/INT1 同时为高； 0时 T/C 的启动仅受 TR0/TR1控制 M1和 M0：工作方式选择位，具体见下表 M1 M0 方式 功能 0 0 0 为 13位定时器 /计数器， TL 存低 5位， TH存高 8位 0 1 1 为 16定时器 /计数器， TL存低 8， TH存高 8位 1 0 2 常数自动装入的 8位定时器 /计数器 1 1 3 仅适用于 T/C0，两个 8为定时器 /计数器 2.3.2 定时器 /计数器的初始化 （ 1）初始化步骤 在使用 80C51 的定时器 /计数器前，应对它进行编程初始化，主要是对 TCON和 TMOD编程，还需要计算和装载 T/C的计数初值。一般完成以下几个步骤： 确定 T/C的工作方式 -编程 TMOD 寄存器。 计算 T/C中的计数初值，并装载到 TH和 TL。 T/C在中断方式工作时，须开 CPU中断和源中断 -编程 IE 寄存器。 启动定时器 /计数器 -编程 TCON 中 TR1和 TR0位 （ 2）计数初值的计算 在定时器方式下， T/C 是对机器周期脉冲计数的，如果 fosc=6MHz，一个机器周期为 2us，则 方 式 0 13位定时器最大时间间隔 =（ 213 -1） *2us=16.384ms； 方式 1 16位定时器最大时间间隔 =（ 216 -1） *2us=131.072ms； 方式 2 8位时器最大时间间隔 =（ 28 -1） *2us=512us 若使 T/C 工作在定时器方式 1，要求定时 1ms，求计数初值。如设计数初值为 x,则有（ 216 -1） *2us=1000us nts l x=216 -500 因此， TH,TL可置 65536-500。 第三章 AD9850 简介 3.1 AD9850 功能概述 AD9850是高稳定度的直接数字频率合成器件，内部包含有输入寄存器、数据寄存器、数字合成器（ DDS）、 10位高速 D/A 转换器和高速比较器。 AD9850 高速的直接数字合成器 （ DDS）核心根据设定的 32 位频率控制字和 5位相移控制字，可产生 0.029Hz到 62.5MHz 的正弦波信号和标准的方波信号。该器件提供了并行和串行控制字输入，可通过并行接口或串行接口实现控制字的定入，以改变其输出频率和相位。其主要特性如下： （ 1）单电源供电， +5V或 +3.3V； （ 2）功耗低， 380mW(=5V)， 155mW(3.3V)； （ 3）具有电源关断功能； （ 4）工作温度： -40 -+85 。 1.2 AD9850 的引脚功能 AD9850是 28脚 SOP表面封装， 体积小，易用于便携仪器。其 AD9850 排列如图 1所示，功能如下： （ 1） D0-D7，控制字并行输入 端，其中 D7可作为串行输入； 图 3-1 AD9850引脚 图 （ 2） DGND，数字地； （ 3） DVDD，为内部数字电路提供电源； （ 4） WCLK，控制字装入时钟； （ 5） FQUD，频率更新控制； （ 6） CLK，输入时钟； （ 7） AGND，模拟地； （ 8） AVDD，为内部模拟电路提供电源，可与数字电 源共用； （ 9） RSET， DAC 外接电阻； （ 10） QOUT， QB，内部比较器输出端； nts m （ 11） VINN， VINP，内部比较器输入端； （ 12） DACBL，内部 DAC外接参考电压端，可空； （ 13） IB， IOUT， DAC输出端； （ 14） RES，复位端。 3. AD9850 工作原理 3. .1 控制字格式及写入时序 AD9850包含一个 40位输入寄存器， 其中低 32位为频率控制字，高 5位 为相位控制字，还有一位电源使能位 和两位测试位。 AD9850的控制字有并行和串行两种 写入方式，时序如图 5-2所示。并行装入模式下， 图 3-2 控制字装入 时序 图 WCLK第一个时钟上升沿到来时，装入高 8位控制字，依次下去，当第 5个 WCLK时钟到来时装入低 8位控制字，这样，连续 5个 WCLK时钟即可将 40 位控制字装入输入寄存器。第 5个 WCLK时钟后， WCLK 时钟将不再起作用，直到 FQUD时钟上升沿以来或重新复位。 FQUD时钟上升沿将 40位控制字写入数据寄存器， AD9850输出新的频率波。对于串行模式，每一个 WCLK 时钟上升沿，由控制字输入口的第 8位（管脚 25）移入 1位控制位（低位先移入）， 40个 WCLK时钟后， FQUD脉冲的上升沿更新输出频率。值得注意的是两位测试位仅是为了生产测试用，必须是 00。 3. .2 频率输出原理 AD9850的直接数字合成技术是基于数字分频原理实现频率合成的。器件内部有一个增量可调的累加器，每接收到一个输入脉冲，累加器就增加所设定的增量（由写入的 32位频率控制字决定），当累加器溢出时，就输出一临界值， AD9850用一种算法逻辑把累加器输出值转换为接近正弦的量化值，这种算法逻辑实际上就是由高度集成化的存储器查表技术和数字信号处理（ DSP） 技术来完成的。随后 AD9850将量化值送内部的 D/A转换器输出正弦波形，若再辅以外部电路（低通滤波）送内部比较器，即可输出标准的方波信号。其输出频率 out 由输入参考时钟和 32位频率控制字决定，即outf=WD*CLK/ 322 ，其中 WD是 32 位频率控制字， CLK为输入时钟。 由于 AD9850是由 10位 D/A转换器输出正弦波信号，因此其输出频率最大值不能超过参考输入频率的 1/2。当作为时钟源时，考虑到衰减问题，其输出频率nts n 的最佳值 限制在参考输入频率的 33%以下。器件内部设有最小时钟门限，当输入频率低于 1MHz时，芯片将自动实现电源判断。 3. AD9850 应用与设计 AD9850主要应用于频率合成以及数字通信领域，但由于其具有分频特性且易于控制，这里，我们把它应用 于信号发生器 。 3. .1 AD9850 的应用 由于 AD9851是贴片式的体积非常小，引脚排列比较密，焊接时必须小心，还要防静电，焊接不好就很容易把芯片给烧坏。还有在使用中数据线、电源等接反或接错都很容易损坏芯片。所以在 AD9851 外围采用了电源、输入、输出、数据线 的保护电路。为了不受外界干扰，还应添加了滤波电路，显得整个电路完美。 3. .2 AD9850 的硬件设计 采用 AT89C51 作为 CPU与 AD9850并行接口方式对时钟频率进行分频控制，其中先用一片锁存器来锁存控制字，用 P3.2、 P3.4模拟控制字写入时钟来控制数据的定入。控制字写入后， AD9850即由内部 D/A转换器输出正弦波 。 电路设计时，对时钟信号的质量要求比较高，即时钟信号的上升沿和下降沿应无大的尖峰和凹坑，时钟信号必须用地线屏蔽。另外，给 AD9850的时钟信号不能低于 1 MHz，低于这个数值时， 芯片将自动进入休眠状态；当高于此频率时，系统则恢复正常。最后还要考虑设计良好的去耦电路，去耦电容尽可能靠近器件，并注意良好接地，模拟地和数字地一定要分开等。 第四章 DDS 信号源系统设计 4.1 方案论证与比较 4.1.1 正弦波生成方案 方案一：采用自激振荡。 1.产生正弦波自激振荡的平衡条件为： 幅度平衡条件 AF=1 相位平衡条件 AF = A+ F = 2n ， n为整数 实质上，只要电路中的反馈是正反馈，相位平衡条件就一定满足，这是由电路结构决定的，而幅度平衡条件则由电路参数决定，当环路增益 AF 1时，电路产生等幅振荡； AF1时，电路产生增幅振荡。 2选频特性 在振荡电路中，当放大电路或正反馈网络具有选频特性时，电路才能输出nts o 所需频率 f0 的正弦信号。也就是说，在电路的选频特性作用下，只有频率为 f0的正弦信号才能满足振荡条件。 3稳幅措施 如果振荡电路满足起振条件，在接通直流电源后，它的输出信号将随时间的推移逐渐增大 。当输出信号幅值达到一定程度后，放大环节的非线性器件接近甚至进入饱和或截止区，这时放大电路的增益 A 将会逐渐下降，直到满足幅度平衡条件 AF 1，输出信号将不会再增大，从而形成等幅振荡。这就是利用放大电路中的非线性器件稳幅的原理。由于放大电路进入非线性区后，信号幅度才能稳定，所以输出信号必然会产生非线性失真 (削波 )。为了改善输出信号的非线性失真，常常在放大电路中设置非线性负反馈网络 (如，热敏电阻、半导体二极管、钨丝灯泡等 )，使放大电路未进入非线性区时，电路满足幅度平衡条件(AF=1)，维持等幅振荡输出。这 是一种比较好的稳幅措施。 由基本放大器 A和正反馈网络 F组成的闭合正反馈环路，如图 4-1所示。由闭合环路组成的自激振荡器，其振荡产生的起始信号来自于电路中的各种起伏和外来扰动这些电信号中含丰富的频率成分，经选频网络选出某频率的信号输送至放大器 A放大后，经 F网络反馈后再放大，反复循环直至电路的输出由小至大。最后建立和形成稳定的波形输出。但此电路易受外界的干扰，波形不易于稳定，而且难以达到题目中所要求的波形频率，操作麻烦。 图 4-1 闭合正反馈环路图 方案二：采用单片机最小系统与 AD9850 并行接口方式对时钟频率进行分频控制，再连接锁相环，是输出波形的频率更加稳定。如图 4-2 所示， AD9850 内含可编程 DDS 系统和高速比较器，能实现全数字编程控制的频率合成。 AD9850是以高速的直接数字合成器（ DDS）为核心根据设定的 32位频率控制字和 5位相移控制字，可产生 0.029Hz 到 62.5MHz 的正弦波信号和标准的方波信号，而且DDS芯片转换速度快、性能价格比高、体积小、输出波形稳定度，精度高、分辨率高，而且输出波形的频率、相位可控，能达到题目预期的效果，操作 方便，易基本放大器A 正反馈网络 B nts p 于实现。 经比较，在本设计中采用方案二。 图 4-2 正弦波输出框图 4.1.2 输出电压幅度控制方案 方案一：采用多级放大电路。由两个晶体管构成共射 共集放大电路如图4-3，第一级起到电压放大作用，达到正弦信号峰 -峰值输出，第二级为跟随器，主要为了能够带 50 欧的负载，使其负载上的正弦信号的输出电压的峰 -峰值达到题目的要求。此电路只是在调试选定具体参数中比较麻烦，但工作比较稳定，比较易于实现。 图 4-3 共射 -共基放大电路的交流通路 方案二：采用可变增益放大器。增益放大器直接 与 AD9850 相接 ,用来实现电压的放大并且控制波形的失真，精确度高，且较稳定，实现简单。可以采用AD603,它正是这样一种具有程控增益调整功能的芯片。它是美国 ADI 公司的专利产品，是一个低噪、 90MHz带宽增益可调的集成运放，如增益用分贝表示，则增益与控制电压成线性关系，压摆率为 275V/ s。管脚间的连接方式决定了可编程的增益范围，增益在 -11 +30dB时的带宽为 90Mhz，增益在 +9 +41dB 时具有9MHz带宽，改变管脚间的连接电阻，可使增益处在所需 范围内 。 本设计采用方案二。 4.1.3 模拟幅 度调制 方案一：采用 DDS 芯片与 0832 分别产生正弦波，再经乘法器进行波形幅度调制，如图 4-4所示。 DDS产生调制正弦波信号，范围在 1兆赫兹到 10兆赫兹。0832 产生正弦波载波，频率为 1kHz。单片机可以控制调制信号的步进量，但由单片机 AD9850 正弦波 锁相环 稳定正弦波 nts q 于在本设计中所采用的 51 单片机不具备达到设计 中所需正弦波载波的频率，因而此方案不能采用。 图 4-4 利用 0832模拟幅度调制框图 方案二：采用两片 DDS 芯片分别产生正弦波调制信号与载波信号，如图4-5 所示。产生的信号再由模 拟乘法器进行调幅 ，用数字电位器来控制调制信号的步进量，此方案产生的波形稳定，且易于实现，能够基本实现设计 中的要求。 图 4-5利用 9850模拟幅度调制框图 4.1.4 数字 PSK/ASK 载波调制 方案一：采用两片 DDS 芯片分别产生正弦波和方波，如图 4-6 所示 ,在 ASK的载波调制中，正弦波和方波通过模拟乘法器进行调制；在 PSK的调制中，正弦单片机 0832 正弦波 模拟乘法器 正弦波 DDS 调制信号 DDS 芯片 DDS 芯片 数字电位器 模拟乘法器 调制信号 nts r 波和 方波通过高频继电器进行调制。但 DDS 芯片产生方波外界电路较为复杂，不易于调试。 方案二：采用 555芯片来产生方波， DDS 芯片来产生正弦波，如图 4-6所示。在 ASK的载波调制中，正弦波和方波通过模拟乘法器进行调制；在 PSK 的调制中，正弦波和方波通过高频继电器进行调制。此方案中所实现的方波较为稳定，易于调试。 图 4-6 数字载波调制框图 经比较，本设计采用方案一 。 根据题目的具体要求，以及各方案的讨论及研究得出了最终的整体方案，下图既为本设计的 主体系统设计图 4-7。 555 芯片 方波 模 拟 乘法器 /高频 继 电器 正弦波 DDS 芯片 ASK/PSK信号 nts s 图 4-7 整体方案框图 4.2 单元电路设计 4.2.1 正弦波的生成 本设计中单片机最小系统中的 8155 与 AD9850 芯片的接口采用的是 8 位并行接口方式。 AD9850 的频率 /相位控制字 共有 40位 ，并行加载时，要连续加载 5次， D7 位最高位， D0 位最低位。频率相位控制字的第一个 8 位 中的 5 位 用来控制相位的 调制， 1 位 用来低功耗， 2 位 用于装载格式。第 2 个字节到第 5 个字节组成 32位的频率控制 字，其输出信号的频率 f= 322/* wdfclk,其中 f 为 32位 频率控制字的值，clkf为工作时钟。 8155的 PB口 (PB0脚 PB7脚 )与 AD9850 的数据口（ D0 脚 D7 脚）相接， AD9850 的第 7 脚 WCLK 是加载时钟，与引脚 FQUD 配合 ，完成数据加载， FQUD 为频率 /相位更新控制。用单片机的 P3.2 与 P3.4 分别与AD9850 的 WCLK 和 FQUD 相连接，模拟控制字写入时钟来控制数据的定入。本设键盘控制 单片机 LED 显示 DDS 波形产生 电压幅度控制 模拟（幅度、频率）调制 数字ASK/PSK 载波调制 最终波形输出 nts t 计中 AD9850 选用的时钟为 66MHz。 AD9850 波形的输出频率可以达到 几十 MHz。连接如图 4-8所示。 图 4-8 AD9850连线图 4.2.2 输出电压幅度控制 最初我对输出电压的幅度控制由模拟电路（晶体管等）来实现。正弦波从AD9850输出后进入到模 拟电路中，晶体管基极上的 10微法电容和 100 皮法电容分别控制高频信号和部分低频信号的通过，第一级为放大电路，实现电压的放大，使其输出电压的峰 -峰值达到 5伏到 7伏之间，晶体管采用 9018， 测 得它的电流放大倍数 ，集极的电压控制为所加电压源的一半，本设计中晶体管所加电源为12 伏，因此集极的电压为 6 伏，初始先定集极的电阻为 3 千欧，根据公式由Ic Ib 得出从而得出集极的电流 Ib ，进而由 IUR / 求得基极的电阻，发射极直接接地，从而构成了共射 放大电路，实现输出电压的峰 -峰值要求（ 5伏 7伏）。第二级为跟随器，从而能够带动 50 欧的负载。基极与发射极由 0.1 微法的电容所构成的回路为自举电路。基极接电阻后直接接到电源，发射极直接接负载从而构成了跟随器。根据调试再对相应的参数进行调整，来实 现整个电路的运行，最终实现在频率范围内 50欧负载电阻上正弦信号输出电压的峰 -峰值（ 5伏 7伏）。 nts u 图 4-9 AD603 引脚图 但 在设计过程中，我发现模拟电路部分难以实现，于是我们采用了添加自动增益放大器芯片的方法来实现设计的要求。采用的是美国 ADI公司的 AD603 芯片如图4-9，经它放大后，可以实现设计 的要求，达到输出波形的幅度标准。 4.2.3 模拟信号的产生 为了能够产生模拟幅度调制信号，设计要求在 1MHZ-10MHZ 范围内调制度可在 10%-100%之间可调，所以由 DDS 芯片产生的正弦波调制信号能够 进行调节，为了实现调节的步进，应该使用数字电位器，利用单片机进行程控，不过因为时间紧，未能找到合适的数字电位器，故只好采用普通电位器。虽能实现幅度调节，但是不能实行步进，只能做到线性调节。 4.2.4 数字 PSK/ASK 载波调制
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号