电气电子毕业设计99多路智力竞赛抢答器的设计
收藏
资源目录
压缩包内文档预览：
编号：516698
类型：共享资源
大小：179.16KB
格式：RAR
上传时间：2015-11-12
上传人：QQ28****1120
认证信息
个人认证
孙**（实名认证）
辽宁
IP属地：辽宁
3.6
积分
- 关 键 词：
-
毕业设计论文
- 资源描述：
-
电气电子毕业设计99多路智力竞赛抢答器的设计,毕业设计论文
- 内容简介：
-
多路智力竞赛抢答器的设计 一 、 课程设计目的和任务 1.课程设计题目（问题）描述和设计要求： (1)计一个智力竞赛抢答器，可同时供 8 名选手或 8 个代表队参加比赛，他们的编号分别是 0、 1、 2、 3、 4、 5、 6、 7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是 S0S7。 (2)给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 (3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在 LED数码管行显示出选手的编 号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 扩展功能 ： (1)抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如 30s）。 当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间 0.5s左右。 (2)参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 (3)如果定时抢答的时间已到，却没有选手抢答时 ，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示 00。 二、分析与设计 设计方案论证 1). 优先编码器 74LS148 编码器在同一时刻内只允许对一个信号进行编码，否则输出的代码会发生混乱。 优先编码器既在同一时间内，当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。常用的集成优先编码器有 74LS148（ 8线 3线）和 74LS147（ 10线 4线）两种制式。 优先编码器是较常用的编码器，下面以 74LS148为例，介绍它的逻辑功能。此芯片为 8线 3线优先编码器。图 1-1（ a）是其功能简图，图 1-1（ b）是管脚引线图，表 5-1是其真值表。 nts74LS148 Y0 Y1 Y2 YEY Ys IS EI I0I1I2I3I4I5I6I7 表 1-1 74LS148 8线 3线优先编码真值表 输 入 输 出 sI 0I 1I 2I 3I 4I 5I 6I 7I 2Y 1Y 0Y EXY sY 1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 X X X X X X X 0 0 0 0 0 1 0 X X X X X X 0 1 0 0 1 0 1 0 X X X X X 0 1 1 0 1 0 0 1 0 X X X X 0 1 1 1 0 1 1 0 1 0 X X X 0 1 1 1 1 1 0 0 0 1 0 X X 0 1 1 1 1 1 1 0 1 0 1 0 X 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 （ a）功能简图 （ b）管脚引线图 图 1-1 74LS148 8 线 3线优先编码器 功能说明： 74LS148 的输入端和输出端低电平 有效。图 1-1（ a）是其功能简图，图中电源和地未画， 0I 7I 是输入信号， 2Y 0Y 为三位二进制编码输出信号， SI 1时，编码器禁止编码，当 SI 0时，允许编码。 SY 是技能输出端，只有在 SI 0，而 0I 7I 均无编码输入信号时为 0。 EXY 为优先编码输出端，在 SI 0而 0I 7I 的其中之一有信号时， EXY 0。 0I 7I 各输入端的优先顺序为： 7I 级别最高， 0I 级别最低。如果 7I 0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按 7I 编码， 2Y 1Y 0Y 000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级 别高的设备先编码。 2)、译码器及应用 译码与编码是相反的过程，是将二进制代码表示的特定含义翻译出来的过程。能实现译码功能的组合逻辑电路称为译码器。 集成译码器可分为三种，即：二进制译码器、二十进制译码器和显示译码器。 二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有 n 位，代码组合就有 2n个，当然可译出 2nnts个输出信号。 显示译码器由译码输出和显示器配合使用，最常用的是 BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有 74LS48、 74LS47等。 字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而 LED数码显示器是最常见的。通常有红、绿、黄等颜色。 LED的死区电压较高，工作电压大约 1.53V，驱动电流为几十毫安。图 1-2是七段 LED数码管的引线图和显示数字情况。 74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共 阳 极接法；而 74LS48 译码驱动器输出是高电平有效，所以，配接的数码管须采用共 阴 极接法。数码管常用型号有BS201、 BS202等。图 1-3（ a）是 共阴式 LED数码管的原理图，使用时，公阴极接地，7个阳极 a g由相应的 BCD七段译码器来驱动，如图 1-3（ b）所示。 （ a）引线图 （ b）七段字形组合情况 图 1-2 七段 LED 数码管 图 1-3 共阴式 LED 数码管的原理图和驱动电路 3). 中规模集成 BCD 七段显示译码驱动器 上面提到， 74LS48 是输出高电平有效的中规模集成 BCD七段显示译码驱动器，它的功能简图和管脚引线图如图 1-4所示。 其真值表见表 1-2所示 。 表 1-2 74LS48BCD七段译码驱动器真值表 nts十进制 数或 功能 输 入 BRYBRI /输 出 LT BRI A3 A2 A1 A0 a b c d e f g 0 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 0 2 1 0 0 1 0 1 1 1 0 1 1 0 1 3 1 0 0 1 1 1 1 1 1 1 0 0 1 4 1 0 1 0 0 1 0 1 1 0 0 1 1 5 1 0 1 0 1 1 1 0 1 1 0 1 1 6 1 0 1 1 0 1 0 0 1 1 1 1 1 7 1 0 1 1 1 1 1 1 1 0 0 0 0 8 1 1 0 0 0 1 1 1 1 1 1 1 1 9 1 1 0 0 1 1 1 1 1 0 0 1 1 10 1 1 0 1 0 1 0 0 0 1 1 0 1 11 1 1 0 1 1 1 0 0 1 1 0 0 1 12 1 1 1 0 0 1 0 1 0 0 0 1 1 13 1 1 1 0 1 1 1 0 0 1 0 1 1 14 1 1 1 1 0 1 0 0 0 1 1 1 1 15 1 1 1 1 1 1 0 0 0 0 0 0 0 灭灯 0 0 0 0 0 0 0 0 灭零 1 0 0 0 0 0 0 0 0 0 0 0 0 0 试灯 0 1 1 1 1 1 1 1 1 74LS48的输入端是 OAAAA 123 四位二进制信号 (8421BCD码 )， a、 b、 c、 d、 e、 f、g是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管，BRBBR YIILT /, 是使能端，起辅助控制作用。 使能端的作用如下： (1) LT 是试灯输入端，当 LT =0， BRB YI / =1时，不管其它输入是什么状态， a g 七段全亮； (2)灭灯输入 BI ，当 BI =0，不论其它输入状态如何， a g均为 0，显示管熄灭； (3)动态灭零输入 BRI ，当 LT =1， BRI =0 时， 如果 OAAAA 123 =0000 时， a g均为各段熄灭； (4) 动态灭零输出 BRY ，它与灭灯输入 BI 共用一个引出端。当 BI =0或 BRI =0且LT =1， OAAAA 123 =0000时，输出才为 0。片间 BRY 与 BRI 配合，可用于熄灭多位数字前后所不需要显示的零。 a bc de f g 74LS48 A3 A2 A1 A0 BRILTBRBYI nts （ a） 74LS48 功能简图 （ b） 74LS48 管脚引线 图 1-4 4).RS 触发器 1. 保持 状态。当输入端接入 S =R =1的电平时，如果基本 SR触发器现态 Q =1、Q =0，则触发器次态 Q =1、 Q =0；若基本 SR 触发器的现态 Q =0、 Q =1，则触发器次态 Q =0、 Q =1。即 S =R =1时，触发器保持原状态不变。 2. 置 0状态。当 S =1， R =0时，如果基本 SR触发器现态为 Q =1、 Q =0，因 R =0，会使 Q =1，而 Q =1与 S =1共同作用使 Q 端翻转为 0；如果基本 SR触发器现态为 Q =0、Q =1，同理会使 Q =0， Q =1。只要输入信号 S =1， R =0，无论基本 SR 触发器的输出现态如何，均会使输出次态置为 0态。 （ a） 逻 辑图 (b) 逻辑符号 (c) 波形图 图 1-5 基本 SR 触发器 3. 置 1状态。当 S =0、 R =1时，如果触发器现态为 Q =0、 Q =1，因 S =0，会使G1的输出端次态翻转为 1，而 Q =1和 R =1共同使 G2的输出端 Q =0；同理当 Q =1、 Q =0，也会使触发器的次态输出为 Q =1、 Q =0；只要 S =0、 R =1，无论触发器现态如何，均会将触发器置 1。 4. 不定状态。当 S =R =0时，无论触发器的原状态如何，均会使 Q =1， Q =1。当脉冲去掉后， S 和 R 同时恢复高电平 后，触发器的新状态要看 G1 和 G2两个门翻转速度快慢，所以称 S =R =0是不定状态，在实际电路中要避免此状态出现。基本 SR触发器的逻辑图、逻辑符号和波形图如图 1-5所示。 基本 SR触发器的输出端 Q 随输入电平 S 和 R 变化的波形图如图 1-5（ C）所示。表 1-3是基本 SR触发器功能真值表，用它来描述 SR触发器的逻辑功能。由表 1-3化简得到逻辑功能表达式（也称为特性方程）如式 1.1所示， 0RS ，称之为约束条件。图 1-6是 74LS279 管脚引线图。 表 1-3 基本 SR触发器功能真值表 S R Q 功能 0 0 X 不定 0 1 1 置 1 1 0 0 置 0 1 1 Q 保持 & & Q Q G1 G2 R S S R R S Q Q R S Q 置 0 置 1 保持 nts综上所述基本 SR 触发器具有置 0、置 1、保持功能且不允许 S 与 R 同时为 0，集成产品 74LS279就是这种四 SR触发器。 对应的特性方程为： 01RSQRSQ nn（ 1.1） 其中， nQ 表示现态，即原态。 1nQ 表示次态，即新状态。 图 1-6 74LS279 管脚引线图 5).计数器 同步十进制计数器 十进制计数器品种很多，有十进制加法计数器、十进制减法计数器和十进可逆计数器，下面仅以 74LS192同步十进制可逆计数器为例。介绍它的功能特点。 74LS192是属 8421BCD码，它的功能简图如图 1-7所示，它的功能真值表如表 1-4所示。从表1-4可见： CR 是异步清零端，且高电平有效。 LD 是并行置数端，低电平有效，且在 0CR 有效。 UCP 和 DCP 是两个时钟脉冲，当 1DCP ，时钟脉冲由 UCP 端接入。并且1,0 LDCR 时， 74LS192 处于加法计数状态；当 1UCP 脉冲从 DCP 端输入，且1,0 LDCR 时， 74LS192 处于减法计数状态； 1 UD CPCP 时，计数器处于保持状态。 CO 是进位端， BO 是借位端。 表 1-4 74LS192 功能真值表 CR LD uCP DCP 3D 2D 1D 0D 13 nQ 12 nQ 11nQ 10 nQ 1 0 0 0 0 0 0 3d 2d 1d 0d 3d 2d 1d 0d 0 1 1 加法计数 0 1 1 减法计数 0 1 1 1 保持 74LS192 脚引线图 nts 三 详细设计 抢答器各部分之间的逻辑关系如图 1-12所示。 其中秒脉冲电路为整个系统提供基本时钟，系统在基本时钟驱动下完成各部分时序动作。抢答号显示电路的功能是在特定的时间之内显示出第一个按下的按键号码 ，电路中设计了自锁电路。使得当第一个键按下后，其他按键不起作用。 延时显示电路的功能是当主持人开关按下后开始显示计时时间。逻辑控制电路完成各个电路间的信号逻辑变换。蜂鸣电路控制蜂鸣器在适当的工作时段发出声音提示。 nts 图 1-12 抢答器总逻辑图 抢答号显示电路如图 1-13所示。 本电路由优先编码器 U1， RS触发器 U2，译码器U3及数码管 U4组成。 S0 S7是 8个抢答按键。 抢答时最先按下的按键号被 U1编码，送到 RS 触发器 U2的输入端， YEX 非 被送到 1S，按键号被送到 2S,3S,4S。 U2 的输出分别是 1Q,2Q,3Q,4Q。其中 1Q 锁存了 YEX 非 。 1Q=1,既为按键有效。 1Q 又被反送回U1的 EI非 端，使 U1 禁止编码。此时，按键号被锁存到 U2中直到下一次按下主持人控制开关。同时 U2 中的按键号又被送到译码器 U3 经 U4显示出来。图中 RBO 信号是禁止显示信号，当 RBO=1 时，禁止显示。当 RBO=0时，正常显示抢答号。 蜂鸣器电路如图 1-16 所示。主电路由 74121 单稳态触发器组成，当输入端 3、 4、 5管脚符合表 1-6时， 6脚 Q端输出一个延时高电平，由三极管 T1驱动蜂鸣器 B1发出响声。声音 持续时间由 R1、 C1的时间常数决定（原理见 8.集成单稳态触发器一节）。 图 1-16 蜂鸣器电路图 逻辑控制电路如图 1-17所示。电路由一个三输入与门 U14A、两个非门 U13A， U13B和一个与非门 U15A 组成。图中 CP 是秒脉冲电路输出的时钟信号。 1Q 是有键按下时的锁存信号。 1Q高电平时有效。从图中可以看出， 1Q=1时： U13A输出 =0，这个信号将 U14A 与 U15A 两个门封锁。使 U14A 输出恒为 0， U15A 输出恒为 1。从图中还可发现定时到信号与 1Q 有相似之处。当定时到信号 =0时，也将 U14A与 U15A两个门封锁。使 U14A输出恒为 0， U15A输出恒为 1。 CD是本电路的一个输出信号， CD实际上是一个受控的时钟信号。当定时到信号 =1， 1Q=0 时， CD是一个与 CP反相位的方波脉冲。当上述条件不成立时， CD恒为 1。 RBO是本电路的另一个输出端，它控制抢答号的显示。 RBO=1时，抢答号可以显示。 RBO=0时，抢答号不显示。 nts 图 1-17 逻辑控制电路图 主持人开关按下， 279的 R端为零， 1Q4Q 为零， 148的使能端 EI为零，启动该芯片；无论哪位抢答者按下任何一个抢答开关， 148有对应输出，同时GS 输 出为零，使 1Q=1，通过 EI 封锁 148 芯片，此时，其它抢答者再按下抢答开关均不再起作用。 四 、系统
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号