电气电子毕业设计158088最小系统-数字电子钟论文
收藏
资源目录
压缩包内文档预览：(预览前20页/共38页)
编号：516886
类型：共享资源
大小：431.29KB
格式：RAR
上传时间：2015-11-12
上传人：QQ28****1120
认证信息
个人认证
孙**（实名认证）
辽宁
IP属地：辽宁
3.6
积分
- 关 键 词：
-
毕业设计论文
- 资源描述：
-
电气电子毕业设计158088最小系统-数字电子钟论文,毕业设计论文
- 内容简介：
-
0 设计题目 8088 最小系统应用 -数字电子钟 8088 minimal system application- - figures electronic clock 摘要 单片微型计算机简称单片机 ,指集成在一块芯片上的计算机 ,具有结构简单 ,控制功能强 ,可靠性高 ,体积小和价格低等优点 ,应用领域广泛 .本课题要求设计一具有调时 , 清零功能 的智能数字电子钟 ,我们就采用了单片机系统 .通过智能数字电子钟的设计 ,可使我们很好地了解单片机的使用方法 ,这主要表现在以下 3 个方面 : 1:数字电子钟结构简单 ,并且具备最小单片机系统的基本构成 . 2:数字电子钟电路中使用了单片机系统中最为常见的输入输出设备 :按键开关和 LED. 3:数字电子钟的程序最能反映单片机系统中定时器和中断的用法 . 本文主要从选题目的，设计原理和关键技术等这几个方面进行阐述。 关键字： 数字电子钟，单片机，最小系统 nts 1 Literature summary of 8088 minimal system application- - figures electronic clock Abstract The monolithic microcomputer abbreviation monolithic integratedcircuit, points to the integration on together the chip computer, hasthe structure simply, control function strong, reliability high, thevolume small and the price low and so on the merit, the applicationdomain is widespread This topic request design as soon as has thetiming, clear zero function intelligent numeral electron clock, wehave used the monolithic integrated circuit system Through theintelligent numeral electron clock design, may make us to understandwell the monolithic integrated circuit the application method, thismainly displays in following 3 aspects: 1. The digital electron clock structure is simple, and has the smallestmonolithic integrated circuit system basic constitution . 2. In the digital electron clock electric circuit has used in themonolithic integrated circuit system the most common input-outputdevice: Pressed key switch nts 2 and LED . 3. The digital electron clock procedure most can reflect in themonolithic integrated circuit system the timer and the severanceusage . This article mainly from the selected topic goal, the principle ofdesign and the essential technology and so on these aspects carries onthe elaboration . Keywords: Figure electronic clock, Monolithic integrated circuit, Smallest system 目录 摘要 2 英文摘要 2 引言 .5 一、课程设计目的 .6 二、使用设备 .6 三、设计内容 .6 四、设计要求 .6 五、设计原理 .7 1、总体设计框图和各部分电路工作原理分析 .7 2、系统中各芯片的内部结构 .8 （ 1） 8255 芯片的内部结构及引脚 .8 （ 2） 8254 芯片的内部结构及引脚 .12 （ 3） 8251 芯片的内部结构及引脚 16 （ 4） 8259 芯片的内部结构及引脚 .24 nts 3 （ 5） Intel8088 微处理器 .28 六、软件设计 .32 1、程序流程图 .32 2、程序清单 .33 3、程序分析 .37 七、设计体会 .38 八、参考文献 .39 引言 20 世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产 力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。注射后，一般等待 5 分钟，一旦超时，所作的皮试试验就会无效。手表当然是一个好的选择，但是，随着接受皮试的 人数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。随时提醒这些容易忘记时间的人。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。 基于单片机的定时和控制装置在许多行业有着广泛的应用 ,而数字电子钟是其中最重要 ,最基本 .也是最具有代 表性的一个例子 .在基于单片机系统的数字电子钟电路中 .除了基本的单片机系统和外围电路外 ,还要外部的控制和显示装置 .数字电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观，无机械传动装置等优点。随着现代数字技术的发展，数字电子钟广泛的应用于各个生活生产领域 ,如时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备等等。 nts 4 一、课程设计目的 通过课程设计进一步理解所学的相关可编程芯片的原理、内部结构、使用方法等，学会相关可编程芯片实 际应用及编程。 并通过学习 巩固和加强 “ 模拟电子技术 ” ， “ 数字电子技术 ” 课程的理论知识 ， 掌握电子电路一般的设计方法，并了解电子产品研制开发过程 ，基本掌握电子电路安装和调试的方法 ， 培养独立分析问题和解决问题的能力以及创新能力和创新思维 ， 分析问题和解决问题的能力以及创新能力和创新思 ， 培养初步综合运用数字电子线路知识的能力 ， 培养查找资料的能力 ， 熟悉集成电路的引脚安排 ， 掌握各芯片的逻辑功能及使用方法 ， 了解面包板结构及其接线方法 ， 了解数字钟的组成及工作原理 ， 熟悉数字钟的设计与制作。 二、使用设备 AEDKT598 微机实 验系统 MAX_plus2 三、设计内容 利用 AEDKT598 微机实验系统设计数字电子钟及钟控显示装置（包括软硬件设计、调试）。 设计的 数字钟 将 是一个将 “ 时 ” ， “ 分 ” ， “ 秒 ” 显示于人的视觉器官的计时装置。 nts 5 四、设计要求 1、具有清零功能。 2、秒、分、时记数动态扫描显示。 3、显示格式： 五、设计原理 1、 总体设计框图和各部分电路工作原理分析 系统结构框图 1、以 8088微处理器作为 CPU， 62256作为存储器，用 8254做定时计数器产生时钟频率， 8255 做可编 程并行接口显示时钟， 8259 做中断控制器产生中断。 8251 可编程串口用于和 PC 机通讯，将数字电子钟数据送 PC 显示。在此系统中， 8254 的功能是定时，接入8254的 CLK信号为周期性时钟信号。 8254采用计数器 0#，工作于方式 2，使 8254的 OUT0端输出周期性的负脉冲信号。因为接入 8254的 CLK的频率为 1.19MHZ，为使输出的负脉冲的周期为 20ms,则计数器的初值应设为： 1.19MHZ*20ms=23800(D),转换为 16进制即可。即每隔 20ms， 8254 的 OUT0 端就会输出一个负脉冲的信号，此信号接 8259 的 IR0 端，当中断到 50次数后， CPU即处理，使液晶显示器上的时间发生变化。每隔 5m,CPU 则使 8255的nts 6 PA口输出，驱动 LED灯亮。 其中 8259只需初始化 ICW1，其功能是向 8259 表明 IRx输入是电瓶触发方式还是上升沿触发方式，是单片 8259 还是多片 8259。 8259 接收到信号后，产生中断信号送 CPU处理。 2、 硬件设计原理图： 设计电路总框图 2、系统中各芯片的内部结构 （ 1） 8255 芯片的内部结构及引脚 1、 8255 可编程外围接口芯片是 Intel 公司生产的通用并行 I/O 接口芯片，它具有 A、B、 C 三个并行接口，用 +5V 单电源供电，能在以下三种工作方式下工作： 方式 0 基本输入 /输出方式 方式 1 选通输入 /输出方式 方式 2 双向选通输入 /输出方式 8255 引脚图如下： nts 7 8255 引脚图 8255 一共有 40 条引脚，其中 D7D0 与 CPU 侧连接的八条双向数据线； WR（低电平有效） 写输入信号； RD（低电平有效） 读输入信号； CS（低电平有效） 片选输入信号； A0、 A1 片内寄存器选择输入信号； PA7PA0 A 口外设双向数据线； PB7PB0 B 口外设双向数据线； PC7PC0 C 口外设双向数据线； RESET 复位输入信号 2、 8255 端口地址 信号线 寄存器 编址 IOY3 A 口 60H B 口 61H C 口 62H 控制寄存器 63H nts 8 3、 8255 内部结构图如下： 可编程并行接口 Intel8255, 其内部结构如图所示，由以下 4 个部分组成 : 数据总线缓冲器 。 这是一个三态双向 8 位缓冲器，它是 8255 与 CPU 系统数据总线的接口。所有数据的发送与接收，以及 CPU 发出的命令字和从 8255 来的状态信息都是通过该缓冲器传送的。 读 /写控制逻辑 。 读 /写控制逻辑由读信号 RD,写信号 WR,选片信号 CS 以及端口选择信号 A0、 A1 等组成。读 /写控制逻辑控制了总线的开放、关闭和信息传送的方向，以便把 CPU 的控制命令或输出数据送到相应的端口；或把外设的信息或输入数据从相应的端口送到CPU。 8255A 的基本操作及在 TP86A、 PC/TX 和扩展板上的端口地址如下表所示。 输入 /输出端口 A、 B、 C 8255 包括 3 个 8 位输入输出端口（ port）。每个端口都有一个数据输入寄存器和一个数据输出寄存器，输入时端口有三态缓冲器的功能，输出时端口有数据 锁存器功能。在实际应用中， PC 口的 8 位可分为两个 4 位端口（ 0 方式下），也可以分成一个 5 位nts 9 端口和一个 3 位端口（ 2 方式下）来使用。 A 组和 B 组控制电路 。 控制 A,B,C 三个端口的工作方式， A 组控制 A 口和 C 口的上半部（ PC4-PC7） ,B组控制 B 口和 C 口的下半部（ PC0-PC3）的工作方式和输入输出。 A 组和 B 组的命令寄存器还接收按位控制命令，以实现对 PC 口的按位置位 /复位操作。 、 8255基本操作与口地址 1.数据端口 A、 B、 C 共提供 24 条数据线，与外设相联结，可以用软件将它们分别编程为 输入端口或输出端口 。 端口 A： 1 个 8 位的数据输入锁存器： PA 作输入时，有锁存功能。 1 个 8 位的数据输出锁存器缓冲器： PA 作输出时，有锁存功能。 端口 B： 1 个 8 位输入缓冲器： PB 作输入时，不对数据锁存。 1 个 8 位输出锁存器缓冲器： PB 作输出时，有锁存功能。 端口 C： 1 个 8 位输入缓冲器： PC 作输入时，无锁存功能。 1 个 8 位输出锁存器缓冲器： PC 作输出时，有锁存功能。 2.A 组控制和 B 组控制 8255 在使用中， PA 和 PB 常作为独立的输入 /输出端口，端口 C 则配合 PA、 PB的工作。因此，把 PA、 PB、 PC 分为两组。 A 组： PA、 PC 的上半部（ PC7-PC4） B 组： PB、 PC 的下半部（ PC3-PC6） 这两组端口的工作方式分别由 A 组控制和 B 组控制逻辑进行控制。 3.读写控制逻辑 该部分控制 8255 与 CPU 的数 据传输。它接收 CS、 A1、 A0， WR、 RD 及 reset信号 。 nts 10 （ 2） 8254 芯片的内部结构及引脚 1、 8254 可编程定时 /计数器是 Intel 公司生产的通用外围芯片之一，有 3 个独立的十六位计数器，技术频率范围为 02MHZ，它所有的技术方式和操作方式都通过编程控制。 8254 的功能用途是 ： （ 1） 延时中断 （ 2） 可编程频率发生器 （ 3） 事件计数器 （ 4） 二进倍频器 （ 5） 实时时钟 （ 6） 数字单稳 （ 7） 复杂的电机控制器 8254 有六种工作方式 ： （ 1） 方式 0：计数结束中断 （ 2） 方式 1：可编程频率发生器 （ 3） 方式 2：频率发生器 （ 4） 方式 3：方波频率发生器 （ 5） 方式 4：软件触 发的选通信号 （ 6）方式 5：硬件触发的选通信号 8254 引脚图如下： nts 11 8254 一共有 24 条引脚，其中 D7D0 八条双向数据线； WR（低电平有效） 写输入信号； RD（低电平有效） 读输入信号； CS（低电平有效） 片选输入信号； A0、 A1 片内寄存器地址输入信号； CLK 计数输入，用于输入定时基准脉冲或计数脉冲； OUT 输出信号，以相应的电平指示计数的完成，或输出脉冲波形； GATE 选通输入（门控输入），用于启动或禁止计数器的操作，以使计数器和计测对象同步。 2、 8254 端口地址 信号线 寄存器 编址 IOY2 0#计数器 40H 1#计数器 41H 2#计数器 42H 控制寄存器 43H 3、 8254 内部结构图如下： nts 12 4、 8254可编程计数 /定时器编程要点 8254 的全部功能是由 CPU 编程设定的。 CPU 通过输出指令给 8254 装入控制字，从而设定其功能。 8254控制字格式如下： D7 D6 D5 D4 D3 D2 D1 D0 SC1 SC0 RL1 RL0 M2 M1 M0 BCD 各位的功能见表 1表 4： 表 1 SC1、 SC0 计数器选择 SC1 SC0 选 择 计 数 器 0 0 选择 0# 0 1 选择 1# 1 0 选择 2# 1 1 非 法 表 2 RL1、 RL0 CPU 读 /写操作 RL1 RL0 操 作 类 型 0 0 计数器封锁操作 0 1 读 /写计数器低 8位 1 0 读 /写计数器高 8位 1 1 先读 /写低 8位，后读 /写高 8位 表 3 M2、 M1、 M0 工作方式选择 M3 M2 M1 计 数 工 作 方 式 0 0 0 方 式 0 0 0 1 方 式 1 0 1 0 方 式 2 0 1 1 方 式 3 1 0 0 方 式 4 1 0 1 方 式 5 表 4 BCD计数方式选择 BCD 数 码 形 式 0 十六位二进制计数 1 四位 十进制 ( BCD ) 码计数 8254 的三个计数器是独立的 16 位减法计数器。计数器的工作方式由工作方式寄存器确定。计数器在编程写入初始值后，在某些方式下计数到 0后自动预置，计数器连续工作。nts 13 CPU访问计数器时，必须先设定工作方式控制字中的 RL1、 RL0位。计数器对 CLK计数输入端的输入信号进行递减计数。选通信号 GATE控制计数工作的进行，其功能如表 5所示。 表 5 选通信号 GATE 的功能 低电平或进入低电平 上 升 边 沿 高 电 平 方式 0 禁止计数 - 允许计数 方式 1 - 1.初始化和计数 2.下一个时钟后清除输出 - 方式 2 1. 禁 止 计 数 2.使输出立即变为高电平 1.重新装入计数器 2.启动计数 允许计数 方式 3 1. 禁 止 计 数 2.使输出立即变为高电平 初始化和计数 允许计数 方式 4 禁止计数 计数未结束时初始化和计数 允许计数 方式 5 - 初始化和计数 - 8254 的三个计数器按照各工作方式寄存器中控制字的设置进行工作。可以选择的工作方式有六种。这六种 方式是： 方式 0：计数结束时中断。编程后自动启动，计数器减 1 计数，计数到终点 ( 减至 0 ) 后输出高电平，可用于中断请求信号， GATE 为低电平时停止计数，回到高电平后继续往下计数。再次启动要重新装入计数值或重新编程。 方式 1：可编程单脉冲输出。 GATE 上升沿进行初始化并开始计数。输出低电平的宽度等于计数时间。单脉冲输出可用 GATE 上升沿多次触发。 方式 2：比率发生器。编程后重复地循环计数。计数到终点时输出一个时钟周期宽度的低电平脉冲，自动初始化后继续计数。用 GATE的上升沿初始化，并开始计数。 GATE为低电平时停止计数。 方式 3：方波发生器。这种方式是在编程后重复地循环计数，输出波形为方波。如果初始计数值为偶数，每个时钟输入脉冲使计数器减 2，达到计数终点时输出电平改变。如果初始计数值为奇数，则输出高电平时第一个时钟输入脉冲使计数器减 1，随后每个输入脉冲使计数器减 2；输出为低电平时第一个时钟输入脉冲使计数器减3，随后每个输入脉冲使计数器减 2，到达计数终点时输出电平改变，计数器自动初始化后继续计数。用 GATE 的上升沿初始化并开始计数， GATE 为低电平时停止计数。 方式 4：软件启动选通脉冲输出。编程后自动启动 ，计数到终点后输出一个时钟周期的低电平脉冲。用 GATE的上升沿初始化并开始计数， GATE为低电平时停止计数。 nts 14 方式 5：硬件启动选通脉冲输出。编程后，等待 GATE 上升沿进行初始化并开始计数，计数到终点后输出一个时钟周期的低电平脉冲，计数器开始计数后不受 GATE 信号电平的影响，这种选通脉冲的输出可用 GATE 的上升沿多次触发。在工作方式控制字中，如果设置计数器锁存操作，则该控制字中工作方式选择位 M1、 M0 和计数方式选择位 BCD无效。即设置锁存操作时不影响计数器的工作方式，计数器锁存操作，是在计数器计数过 程中，在不影响正在进行的计数操作的条件下，把当前的计数值锁存到寄存器，供 CPU读取，这时在工作方式控制字中， SC1、 SC0指定要锁存的计数器， RL1、 RL0 00 表示锁存操作，其余 4 位无效，计数器按原来设 定的方式工作。 当本卡 A/D 转换选择定时器定时触发启动工作方式时，一般将 8254 的工作方式设置为方式 2 ( 即比率发生器 )，以保证符合 A/D 转换启动信号的要求。 （ 3） 8251 芯片的内部结构及引脚 1 Intel 8251 的基本性能 : （ 1）可用于同步和异步传送、接收； （ 2）同步： 5 8bit/字符，可内同步或外同步，能自动插入同步字符（只能面向字符）； （ 3）异步： 5 8bit字符，时钟速率为波特率的 1、 16、 64 倍； （ 4）可自动产生、检测和处理中止字符，可产生 1、 1 5 或 2 个位的停止位； （ 5）波特率： DC19 2kbps(异步 ) DC64kbps( 同步 )； （ 6）完全双工，双缓冲发射接收器； （ 7）错误检测：具有奇偶错、溢出和帧错的检测能力； （ 8）全部输入输出与 TTL 兼容， 5V 供电， 28 只引脚。 8051 单片机主要包括以下功能部件： (1) 8 位 CPU； (2) 4K/8K 片内程序存储器 (ROM/EPROM)； (3)128/256 字节的片内 RAM； (4)32 条双向 I/O 口 (4 个 8 位口 )； (5) 可寻址外部程序存储器和数据存储器各 64K； (6)2/3 个 16 位定时器 /计数器 (7)1 个全双工异步串行口； (8)5/6 个中断源， 2 个中断优先级； (9)具有位寻址能力； (10)片内振荡器和时钟电路； nts 15 8251 引脚图如下： 8251 是用来作为 CPU 与外设或调制解调器之间的接口。 它的信号线可以分为两组： 一组为与 CPU 接口的 信号线；另一组为外设（或调制器）接口的信号线。 与 CPU 的连接信号 除了三态双向数据总线（ D7 D0）、读写信号（ RD、 WR）、片选信号（ CS）之外，还有： （ a） RESET 芯片复位线。当该线上加高电平（宽度为时钟的 6 倍）时，芯片复位而处于空闲状态，等待命令。通常把它与系统的复位线相连，以便上电复位。 （ b） CLK 时钟线。为芯片内部电路提供定时，并非发送或接收数据的时钟。在同步方式时， CLK 的频率要大于接收器或发送器输入时钟（ RXC 或 TXC）频率的 30 倍。异步方式时，此频率要大于接 收器或发送器输入时钟频率的 4 5 倍。 另外， CLK 的周期要在 0 42s 1 35s 范围内。 （ c） C D 数据线。若此端为高电平，则 CPU 对 8251 写控制字或读状态字；nts 16 若为低电平，则 CPU 读写数据。 （ d） TXRDY（ Transmitter Ready） 发送器准备好，是状态线，高电平有效。当它有效时，表示发送器已准备好接收 CPU 送来的数据字符，通知 CPU 可以向 8251 发送数据。CPU 向 8251 写入了一个字符以后， TXRDY 自动复位。当 8251 允许发送（即 CTS 是低和TXEN 是高）、且数据 总线缓冲器为空时，此信号有效。在用查询方式时，此信号作为一个状态信号， CPU 可从状态的寄存器的 D0 位检测这个信号；在用中断方式时，此信号作为中断请求信号。 （ e） TXE（ Transmitter Empty） 发送器空，是状态线，高电平有效。当它有效时，表示发送器中的并行到串行转换器空，即批示发送操作已经结束。 8251 从 CPU 接收待发的字符后，自动复位，字符串发送完毕， TXE 又变为高电平。 TXE 即表示发送已经结束，这样在半双工方式中， CPU 就从它知道何时切换数据的传输方向，由发送转为接收。 （ f） TXC（ Transmitter Clock） 发送器输入时钟。由它控制 8251 发送数据的速度。异步方式下， TXC 的频率可以等于波特率，也可以是波特率的 16 倍或 64 倍。同步方式下，TXC 的频率与数据位速率相同。 （ g） RXRDY（ Receiver Ready） 接收器准备好，是状态线，高电平有效。在允许接收的条件下，命令寄存器的 RXE 位置位时，当 8251 已经从它的串行输入端接受了一个字符，并完成了格式变换，准备送到 CPU 时，此信号有效。通知 CPU 读取数据。当 CPU从 8251 读了一个字符时，此信号自动复位。在 查询方式时，此信号可作为联络信号， CPU通过读状态寄存器的 D1 位检测这个信号；在中断方式时，可作为中断请求信号。 （ h） RXC（ Receiver Clock） 接收器输入时钟。其频率的规定和 TXC 相同。实际应用中，把 TXC 和 RXC 连接在一起，使用同一个时钟源 波特率发生器。 （ i） SYNDET（ Synchronous Detection） /BD(Break Detection) 双功能脚。作同步字符检出信号时，双向线。它是输入还是输出，取决于初始化程序对 8251 是工作于内同步或外同步的规定。在 RESTE 时，此信号复位。 当工作于内同步方式时，是输出。它为高电平时，表示 8251 内部检测电路已经检测到所要求的同步字符， 8251 已达到同步。若为双字符同步时，则此信号在第二个同步字符的最后一位的中间变高。当 CPU 执行一次读状态操作时， SYNEDT 复位。 当在外同步方式工作时，是输入。当从外部检测电路检测到同步字符时，在这个输入端输入一个正跳变，使 8251 在下一个 RXC 的下降边开始拼装字符。 SYNDET 输入的高电平至少应维持一个 RXC 周期，直到 RXC 出现下一个下降沿。 另外，这个引脚在异步方式 时，作间断信号检出 BRKDET，输出。当检测到间断码时，输出高电平。 与调制器的接口信号 8251 提供了 4 个与 Modem 相边的控制信号和数据发送以及数据接收信号线。它们的含义与 RS 232C 标准的规定相同。 nts 17 （ a） DTR 数据终端准备好。是输出信号，低电平有效。它由命令字的 D1 置 “1”变为有效，用以表示 8251 准备就绪。 （ b） RTS 请求发送，是输出信号，低电平有效。用于通知 Modem， 8251 要求发送。它由命令字的 D5 置 “1”来使其有效。 （ c） DSR 数据装置准备好。是输入信号 ，低电平有效。用以表示调制器已准备好。CPU 通过读状态寄存器的 D7 位检测这个信号。 （ d） CTS 清除传送（即允许传送），是输入信号，低电平有效。是 Modem 对 8251的 RTS 信号的响应，当其有效时， 8251 方可发送数据。 （ e） TXD 发送数据线。 （ f） RXD 接收数据线。 另外， 8251 提供了传输速率控制线。 RXC（ Receiver Clock） 接收器时钟，这个时钟控制 8251 接收字符的速度，在 RXC 的上升沿采集数据。 TXC（ Transmitter Clock） 发送器时钟 ，由它控制 8251 发送字符的速度，数据在 TXC 的下降沿由 8251 移位输出。 2 8251 的内部逻辑 （ 1） 8251 的结构框图及工作原理 nts 18 8251 是用同步异步接收发送器 USART（ Universal/Synchronous Asynchronous Receiver and Transmitter）、适合作异步起止式协议和同步面向字符协议的接口。 如上图所示 8251 的结构 可 分成 5 个主要部分：接收器、发送器、调制控制、读写控制以及系统数据总线缓冲器 。 8251 的内部由内部数据总线实现相互之间的通信。 数据总线缓冲器 数据总线缓冲器是三态双向 8 位缓冲器，它使 8251 与系统数据总线连接起来。它含有数据缓冲器和命令缓冲器。 CPU 通过输入输出指令可以对它读写数据，也可以写入控制字和命令字，再由它产生使 8251 完成各种功能的控制信号。另外，执行命令所产生的各种状态信息也是从数据总线缓冲器读出。 接收器 接收器的功能是接收在 RXD 脚上的串行数据并按规定的格式把它转换为并行数据，存放在数据总线缓冲器中。其工作原理如下： 在异步方式，当 “ 允许 接收 ”和 “准备好接收数据 ”有效时，接收器监视 RXD 线。在无字符传送时， RXD 线上为高电平，当发现 RXD 线上出现低电平时，即认为它是起始位，就启动一个内部计数器，当计数器计到一个数据位宽度的一半（若时钟脉冲频率为波特率的 16 倍时，则计数到第 8 个脉冲）时，又重新采样 RXD 线，若其仍为低电平，则确认它为起始位，而不是噪声信号。此后在移位脉冲 RXC（即每隔 16 个时钟脉冲）作用下把 RXD线上的数据送至移位寄存器，经过移位，就得到了并行数据。对这个并行数据进行奇偶校验并去掉停止位后，通过内部总线最后送至数据总线缓冲器， 此时发出 RXRDY 信号，告诉 CPU 字符已经收到。 在同步方式，接收器监视 RXD 线，每出现一个数据位就把它移一位，构成并行字节，并送入接收寄存器，再把接收寄存器与同步字符（由程序给定）寄存器的内容相比较，看是否相等，若不等，则 USART 重复上述过程；若相等，则表示已找到同步字符，置 SYNDET信号为高。在找到同步字符后，利用接收时钟 RXC 采样和移位 RXD 线上的数据位，且按规定的数据位装配成并行数据，再把它送至数据总线缓冲器，同时发出 RXRDY 信号通知CPU。 发送器 在异步方式时，发送器先在串行数据 字符前面加上起始位，并根据约定的要求加上校验位和停止位，然后在发送时钟 TXC 的作用下， TXD 脚一位一位地串行发送出去。 在同步方式，发送器在准备发送的数据前面先插入由初始化程序设定的一个或两个同步字符，在数据中，插入奇校验位。然后，在发送时钟 TXC 的作用下，将数据一位一位地由 TXD 引脚发送出去。 读写控制和调制控制 读写控制逻辑对 CPU 输出的控制信号进行译码以实现如表所示的读写功能，并实nts 19 现对 Modem 的控制。 定时和通信速率 8251 的接收器和发送器分别设置接收时钟和发送时钟信号输 入线，以决定通信速率。提供外部时钟信号的装置称为波特率发生器。异步通信时波特率范围为 110 19200bit/s。使用时，根据不同速率要求，在接收控制器和发送控制器中分频，以得到合适的接收或发送时钟频率。 数据传输波特率外部时钟频率分频系统 其分频系数也叫波特率因子。 3 8251 的控制字与状态字 8251 在编程时 CPU 发来的控制命令有：工作方式字和工作命令字， 8251 向 CPU 送去1 个状态字节。下面分别加以说明。 （ 1）工作方式字 作用：对 8251 工作方式进行选择，是异步方式还是 同步方式，并按照其工作方式指定帧数据格式。 方式字 8 位可以分为 4 组，每组两位，其格式如下： D1D0 用来确定是工作于同步方式还是异步方式。当 D1D0 00 时为同步方式；当D1D000 时为异步方式，且 D1D0 的 3 种组合用来选择输入时钟频率与波特率之间的比例系数。 D3D2 用来确定 1 个数据包含的位数。 D5D4 用来确定要不要校验以及奇偶校验的性质。 D7D6 在同步和异步方式时的意义是不同的。异步时用来规定停止位的位数；同步时用来确定是内同步还是外同步，以及同步字符的个数。 例如，某异步通信 中，其数据格式采用 8 位数据位， 1 位起始位， 2 位停止位，奇校验，波特率系数是 16，其工作方式字为 11011110E DEH。 MOV DX， 309H ； 8251 命令口 MOV AL， ODEH ；异步工作方式字 OUT DX， AL ； 又如，同步通信中，若帧数据格式为：字符长度 8 位，双同步字符，内同步方式，奇nts 20 校验，则工作字是 00011100B 1CH。 MOV DX， 309H ； 8251 命令日 MOV AL， 1CH ；同步工作方式字 OUT DX， AL ； （ 2）工作命令字 命令 字的作用是确定 8251 的实际操作，迫使 8251 进行某种操作或处于某种工作状态，以便接收或发送数据。 8251 的工作命令字的格式如下： D0 允许发送 TXEN（ Transmit Enable）： D0 1，允许发送； D0 0，禁止发送。可作为发送中断屏蔽位。 D1 数据终端准备就绪 DTR： D1 1，强置 DTR 有效，表示终端设备 已准备好； D1 0，置 DTR 无效。 D2 1，允许接收； D2 0，禁止接收。可作接收中断屏蔽位。 D3 发中止字符 SBRK（ Send Break Character）： D3 1，强迫 TXD 为 “低 ”电平，输出连续的空号； D3 0，正常操作。 D4 错误标志复位 ER（ Error Reset） D4 1，使错误标志（ PC OE FE）复位。 D5 发送请求 RTS（ Repuest To Send）： D5 1，强迫 RTS 为低电平，置发送请求 RTS 有效； D5 0，置 RTS 无效。 D6 内部复 位 IR（ Internal Reset）： D6 1，使 8251 回到方式选择命令状态； D6 0，不回到方式命令。 D7 进入搜索方式 EH（ Enter Hunt Mode）； D7 1，启动搜索同步字符； D7 0，不搜索同步字符。 例如，若要使 8251 内部复位，并且允许接收，又允许发送，则程序段为： MOV DX， 309H ； 8251 命令口 MOV AL， 01000000B ；置 D6 1，使内部复位 OUT DX， AL MOV AL， 00000101B ；置 D2 1， D0 1，允许接 收和发送 OUT DX， AL （ 3）状态字 8251 执行命令进行数据传送后的状态字存放在状态寄存器中， CPU 可通过读入 8251的状态字，进行分析和判断，以决定下一步该怎么作。 8251 的状态字格式如下（所有状态nts 21 位是置 “1”有效）： 需要指出的是，状态寄存器的状态位 RXRDY、 TXE、 SYNDET 以及 DSR 的定义与芯片引脚 的定义相同，只有 TXRDY 的含义同 8251 芯片引脚上的 TXRDY 的含义是不同的。状态寄存器的状态位 TXRDY，只要发送缓冲器一空就置位；而引脚 TXRDY 还要 CTS 0和 TXEN 1 时，即满足 3 个条件时才置位。 D3 D5 就 3 位是错误状态信息。其中： D3 奇偶错 PE（ Parity Error）。当奇偶错被接收端检测出来时， PE 置 “1”。 PE 有效并不禁止 8251 工作，它由工作命令字中的 ER 位复位。 D4 溢出错 OE（ Overrun Error）。若前一个字符尚未被 CPU 取走，后一个字符已变为有效，则 OE 置 “1”。 OE 有效并不禁止 8251 的操作，但是被溢出的字符丢掉了， OE 被工作命令字的 ER 位复位。 D5 帧出错 FE（ Framing Error） (只用于异步方式 )。若接收端在任一字行的后面没有检测到规定的停止位，则 FE 置 “1”。由工作命令字的 ER 位复位，不影响 8251 的操作。 例如，若要查询 8251 接收器是否准备好，则用下列程序段： MOV DX， 309H ；状态口 L： IN AL， DX ；读状态字 AND AL， 02H ；查 D1 1？（ RXRDY 1？） JZ L ；未准备好，则等待 MOV DX， 308H ；数据口 IN AL， DX ；已准备好，则读数 若要检查出错，则用下列程序段： MOV DX， 309X ；状态口 IN AL， DX ； TEST AL， 38H ；检查 D5D4D3 位（ FE、 OE、 PE） JNZ ERROR ；若其中有一位为 1，则出错 4） 8251 的方式字和命令字的使用 8251 的方式字、命令字和状态字之间的关系是：方式字只是约定了双方通信的方式（同步异步）及其数据格式（数据位和停止位长度、校验特性、同步字符特性）、传送速率（波特率因子）等参 数，但并没有规定数据传送的方向是发送还是接收，故需要命令字来控制发收。但何时才能发收，这就取决于 8251 的工作状态，即状态字。只有当8251 进入发送接收准备好的状态，才能真正开始数据的传送。 因为方式字和命令字均无特征位标志，且都是送到同一命令口地址，所以在向 8251nts 22 写入方式字和命令字时，需要按一定的顺序，这种顺序不能颠倒或改变，若改变了这种顺序，则 8251 就不能识别。 （ 4） 8259 芯片的内部结构及引脚 1、 中断控制器 8259 是 Intel公司专为控制优先级中断而设计开发的芯片。它将中断源优先排 队、辨别中断源以及提供中断矢量的电路集中于一片中。因此无需附加任何电路，只需对 8259 编程，就可以管理 8 级中断，并选择优先模式和中断请求方式，即中断结构可以由用户编程来设定。在 MD微机系统中， 8259 芯片工作于单片方式。 8259 引脚图如下： 8259一共有 28条引脚，其中 D7D0 八条双向数据线； WR（低电平有效） 写输入信号； RD（低电平有效） 读输入信号； CS（低电平有
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号