资源目录
压缩包内文档预览：(预览前20页/共52页)
编号：51837897
类型：共享资源
大小：825.40KB
格式：RAR
上传时间：2020-02-28
上传人：qq77****057
认证信息
个人认证
李**（实名认证）
江苏
IP属地：江苏
5.99
积分
- 关 键 词：
-
DZ256
高精度
数据
采集
系统
设计
- 资源描述：
-
DZ256高精度数据采集系统设计,DZ256,高精度,数据,采集,系统,设计
- 内容简介：
-
毕业设计任务书课题名称 高精度数据采集系统设计 学院(部) 信息工程学院 专 业 电子信息工程 班 级 24030402班 学生姓名 孙瑞静 学 号 2403040202 3 月 3 日至 6 月 8 日共 14 周指导教师(签字) 教学院长(签字) 2008年 1月 8日一、设计内容（论文阐述的问题）（1） 阐述高精度数据采集系统的基本原理与各部分实现方法；（2） 进行系统整体设计，选择方案；（3） 进行硬件系统设计，进行调试；（4） 对系统进行软件设计；（5） 介绍部分外围电路的方案，完成系统的设计。二、设计原始资料（实验、研究方案）（1） 介绍高精度数据采集系统系统的研究意义及发展；（2） 单片微型计算机的实验部分；（3） 智能仪器的实验及课程设计；（4） 数据采集方法的认识。三、设计完成后提交的文件和图表（论文完成后提交的文件）1. 计算说明书部分：数据采集的一些基本理论以及系统设计各部分电路分析。2、图纸部分：（1） 高精度数据采集系统硬件设计各部分电路图与总电路图；（2） 高精度数据采集系统软件设计各模块流程图与编程代码。四、毕业设计进程安排序号 设计各阶段名称 日期（教学周） 1 准备论文的设计资料 3月3日4月13日(1周-6周）2 开始着手毕业设计，设计主要电路 4月14日5月25日（7周-12周）3 完成设计并撰写设计论文 5月26日6月8日（13周-14周）五、主要参考资料 1 马明建. 数据采集与处理技术M.西安：西安交通大学出版社，2005.2 周林，殷侠等. 数据采集与分析技术M.西安：西安电子科技大学出版社，2005.3 张毅坤，衬衫久，裘雪红等. 单片微型计算机原理及应用M.西安：西安电子科技大学出版社，1998.4 赵茂泰.智能仪器原理及应用（第2版）M.北京：电子工业出版社，2005.5 陈立周，陈宇. 单片机原理及其应用M. 北京：机械工业出版社，2002.6 赵负图. 信号采集与处理集成电路手册M.北京：化学工业出版社，2002.7 陶楚良. 数据采集系统及其器件M.北京：北京理工业大学出版社，1988.8 李全利、迟荣强. 单片机原理及接口技术M.北京：高等教育出版社，2004. 长安大学毕业设计开题报告表课题名称高精度数据采集系统设计课题来源自选项目课题类型工程设计指导教师张利川学生姓名孙瑞静学 号2403040202专 业电子信息工程课题研究的目的和意义计算机数据采集与分析技术是信息获取的重要手段和方法。数据采集与分析技术在工程领域中的地位和作用不言而喻，比如对工程实践中经常遇到的诸如速度、电压、电流、电阻、温度、压力等物理量，经常要用到计算机对其进行测量、存储、处理和显示等。计算机数据采集与分析技术涉及的学科和技术较多，涉及的学科主要有仪器学科、信息学科和计算机学科，涉及的技术主要有传感器技术、测试技术、仪器技术、电子技术和计算机技术等。“数据采集”就是将要获取的信息通过传感器转换信号，并经过信号调理、采样、量化、编码和传输等步骤，最后送到计算机系统中进行处理、分析、存储和显示。相应的系统称为数据采集系统。随着计算机技术、电磁兼容技术、传感器技术和信息技术的飞速发展和普及，数据采集系统迅速得到广泛应用，它渗透到地质、医疗器械、通讯等各个领域，为获取信息提供了良好的基础。在生产过程中，应用这一系统可对生产现场的工艺参数进行采集、监视和记录，为提高产品质量、降低成本提供信息和手段。在科学研究中，应用数据采集系统可获得大量的动态信息，是研究瞬间物理过程的有力工具，也是获取科学奥秘的重要手段之一。随着技术的发展，各种各样基于数字化的产品不断推陈出新，给我们的生活带来了极大的好处。数字化之所以能如此广泛拓展开，主要在于以下两个优点：1、 数字处理灵活、方便。在软件无线电领域，正在构建一个较通用的平台，通过软件来实现许多“僵化”硬件平台的功能。这正是基于数字化带来的灵活性。2、 数字系统稳定可靠。在早期，较之模拟系统，数字系统的最大优点就在于有良好的稳定性。国内外发展状况采用Intel 或兼容的硬件及微软或兼容的软件的数据采集系统，俗称Wintel架构由于Wintel架构已经成为商业PC机的主流，其标准公开，结构公开，软件及开发工具公开，因此具有很好的开放性因此世界各大厂商纷纷推出自己的微处理器系统，和相应的开发工具且硬件成本和开发成本相比较均很低因此，这种基于的数据采集系统架构以其开发成本低，开放性，运算能力，通讯能力强，易于使用，成为设计应用的主流Wintel架构的数据采集系统可分为2种形式：（） 基于板卡的集中式数据采集系统基本方式是采用数据采集卡进行数据采集。主要做法是将一块基于IAS或PCI的板卡插入工业计算机或商用机上，将外部信号通过导线引致计算机的端子上，然后接如数据采集卡，通过定制的软件就可以进行采集优点是成本比较低，速度快；缺点是传输距离短，可靠性一般，同时布线费用高。（） 基于分布式的数据采集系统基本方式是智能采集模块记录信号，再通过一些通用总线如RS232，RS485进行传送，但这样的速度，距离都受到很大限制。二是采用基于现场总线的数据采集模块,流行的现场总线如CANBUS,PROFIBUS等。基本做法是通过现场总线将智能模块引入计算机,上位机通过定制的软件和智能模块通讯.他的优点是易维护,布线简单,可靠性高;缺点是采样速度低,成本较高。课题研究的基本内容数字采集的任务，具体地说，就是采集传感器输出模拟信号并转换成计算机能识别的数字信号，然后送入计算机或相应的信号处理系统，根据不同需要进行显示或打印，以便实现对某些物理量的监视，其中一部分数据还将被控制生产过程中的计算机控制系统用来控制某些物理量。数据采集系统几乎无孔不入，它已渗透到了地质、医药器械、雷达、通讯、遥感遥测等各个领域，为我们更好的获取信息提供了良好的基础。数据采集系统追求的主要目标有两个：一是精度，二是速度。对任何量值的测试都要有一定的精确度要求，否则将失去采集的意义；提高速据采集系统得速度不仅仅可以提高工作效率，更重要的是可以扩大数据采集系统的使用范围，以便于实现动态测试。本课题研究的主要任务就是完成高精度、高速度数据采集系统的设计，使得该系统组成的模拟数字转换模块能够达到数度快、精度高的目标。 本文提出了一种基于低电压，高性能CMOS 8位单片机AT89C52的数据采集系统，本系统采用了高速、低功耗16位的ADC芯片AD976来完成信号的采集、放大、存储、处理等功能，并使用8位数据存储器进行存储，使得数据采集快、精度高。毕业设计进程安排 序号 设计各阶段名称 日期（教学周） 1 准备论文的设计资料 3月3日4月13日(1周-6周）2 开始着手毕业设计,设计主要电路 4月14日5月25日（7周-12周） 3 完成设计并撰写设计论文 5月26日6月8日（13周-14周）指导老师意见及建议： 指导老师签名： 年 月 日注：1、课题来源分为：国家重点、省部级重点、学校科研、校外协作、实验室建设和自选项目；课题类型分为：工程设计、专题研究、文献综述、综合实验。 2、此表由学生填写，交指导教师签署意见后方可开题。 装订线高精度数据采集系统设计摘 要数据采集系统是信号与信息处理系统的重要组成部分。随着科技的发展，对现代的数据采集在速度、分辨率、精度、抗干扰能力等方面的要求越来越高，越来越多的产品要求同时具有高精度、高速度，以满足广大用户的要求。这使得采集系统对ADC芯片的转换位数与采样率的要求也越来越高。在这样的背景下，本文提出了一种基于低电压，高性能CMOS 8位单片机AT89C52的数据采集系统，本系统采用了高速、低功耗16位的ADC芯片AD976来完成信号的采集、放大、存储、处理等功能，很好的解决采样率和转换位数之间的矛盾,使得数据采集快、精度高。另外，本系统还包括多通道采集电路和通道转换电路等，通过对多路模拟输入信号的采集，放大和检波，AD 转换，并利用单片机AT89C52进行控制，使得系统智能化和精确化。关键词: DAS，AT89C52，AD976，高精度ABSTRACTAnalog to digital converter (ADC) is very important in signal and information processing system. With the development of the science， the requirements of modern data conversion system are becoming higher and higher in speed, resolution, accuracy as well as the capacity of anti-jamming, it is necessary to decrease the resolution in order to improve the speed, so does the opposition. Based on this background, this essay puts forward a data collect system which bases on the low voltage , high-performance CMOS 8 bit single chip AT89C52 .The system applies high speed ,low-power consumption 16 bit ADC chip AD976 to accomplish the functions such as collecting , enlarging , storing , handling and so on. The system solves contradiction between resolving sampling rate and changing a digit, and make the data collection quickly, highly accuracy .Besides the system includes collection circuit and passage change circuit etc. that makes the system controlled by single chip AT89C52 systematically intellectualized and precision by simulating entering signal acquisition，amplification and detection to multipath . KEY WORDS：DAS，AT89C52，AD976，high resolution 装订线高精度数据采集系统设计目 录第一章 绪 论11.1 数据采集的意义11.2数据采集系统技术现状21.3 数据采集系统的设计31.3.1 设计的目的31.3.2 设计的基本要求31.3.3 设计的特点31.3.4 系统设计总流程图4第二章 数据采集的基本理论52.1 数据采集过程52.2 采样定理52.3 量化与量化误差102.3.1 量化102.3.2 量化方法102.3.4 量化误差11第三章 硬件设计153.1数据采集系统的框图及其特点153.2 AT89C52的介绍163.2.1.主要功能特性163.2.2.功能特性概述173.2.3.引脚功能说明183.2.4 特殊功能寄存器203.2.5 存储器结构203.3 AD976的简介203.3.1 AD976的管脚与框图213.3.2 管脚功能213.3.3 AD976的应用223.4 CD4051简介243.4.1 CD4051引脚243.4.2 CD4051的功能243.5 74HC573简介253.5.1 74HC573概述253.5.2 74HC573功能表263.5.3 74HC573引脚图263.6 可编程放大器PGA204的简介263.6.1 可编程放大器PGA204描述263.6.2 可编程放大器PGA204特点273.6.3 可编程放大器PGA204的引脚与逻辑功能273.7 74HC138的简介273.7.1 74HC138的介绍273.7.2 74HC138的引脚图和真值表283.8 静态RAM62256的简介293.8.1 RAM的结构和特性293.8.2 静态RAM的工作方式293.8.3 62256与MCS51的连接303.9 电路设计313.9.1 微处理器模块设计313.9.2 通道模块设计323.9.3 模数转换电路设计33第四章 软件设计354.1 系统的软件框架354.2 系统总模块设计354.3 数据采集模块设计364.3.1 通道设置模块364.3.2 AD转换模块设计37结 论40致 谢41参考文献42附 录43 第一章 绪 论1.1 数据采集的意义 数据采集技术是信息技术的重要组成部分之一。信息技术主要包括信息获取、传输、处理、存储（记录）、显示和应用等。信息技术的三大支柱技术是信息获取技术、通信技术和计算机技术，常被称为3C技术（Collection、Communication和Computer）。其中，信息获取技术是信息技术的基础和前提，而数据采集技术是信息获取的主要手段和方法，它是以传感器技术、测试技术、电子技术和计算机技术等技术为基础的一门综合应用技术。 “数据采集”就是将要获取的信息通过传感器转换信号，并经过信号调理、采样、量化、编码和传输等步骤，最后送到计算机系统中进行处理、分析、存储和显示。相应的系统称为数据采集系统。 数据采集系统是计算机与外部世界之间联系的桥梁，是获取信息的重要途径。数据采集技术是信息科学的重要组成部分，已广泛应用于国民经济和国防建设的各个领域，并且随着科学技术的发展，尤其是计算机技术的发展与普及，数据采集技术将有广阔的发展前景。 数据采集系统追求的主要目标有两个：一是精度，二是速度。对任何量值的测试都要有一定的精确度要求，否则将失去采集的意义；提高数据采集的速度不仅仅可以提高工作效率，更主要的是可以扩大数据采集系统的适用范围，以便于实现动态测试。现代数据采集系统具有以下几个特点：（1）、现代数据采集系统一般都内含有计算机系统，这使得数据采集的质量和效率等大为提高，同时显著节省了硬件投资。（2）、软件在数据采集系统中的作用越来越大，增加了系统设计的灵活性。（3）、数据采集与数据处理相互结合得日益紧密，形成了数据采集与处理相互融合的系统，可实现数据采集、处理到控制的全部工作。（4）、速度快、数据采集过程一般都具有“实时”特性。对于通用数据采集系统一般希望有尽可能高的速度，以满足更多的应用环境。（5）、随着微电子技术的发展，电路集成度的提高，数据采集系统的体积越来越小，可靠性越来越高，甚至出现了单片数据采集系统。（6）、总线在数据采集系统中的应用越来越广泛，总线技术对数据采集系统结构的发展起着重要作用。1.2数据采集系统技术现状采用Intel 或兼容的硬件及微软或兼容的软件的数据采集系统，俗称Wintel架构由于Wintel架构已经成为商业PC机的主流，其标准公开，结构公开，软件及开发工具公开，因此具有很好的开放性因此世界各大厂商纷纷推出自己的微处理器系统，和相应的开发工具且硬件成本和开发成本相比较均很低因此，这种基于的数据采集系统架构以其开发成本低，开放性，运算能力，通讯能力强，易于使用，成为设计应用的主流Wintel架构的数据采集系统可分为2种形式：（） 基于板卡的集中式数据采集系统基本方式是采用数据采集卡进行数据采集。具有代表性厂家Advantch,NI。主要做法是将一块基于IAS或PCI的板卡插入工业计算机或商用机上，将外部信号通过导线引致计算机的端子上，然后接如数据采集卡，通过定制的软件就可以进行采集优点是成本比较低，速度快，如1MHz数据采集；缺点是传输距离短，可靠性一般，同时布线费用高。如NI的PCI-6025E，他有16个模拟输入通道，2个通道的模拟输出，32个数字I/O，增益可调，12B分辨率，200K采样率。插如计算机的PCI插槽与主机相连。（） 基于分布式的数据采集系统基本方式是智能采集模块记录信号，再通过一些通用总线如RS232，RS485进行传送，但这样的速度，距离都受到很大限制。或者是使用一些一起专用总线IEEE-488或VXI，例如NICOLET 的BE256-XE多通道瞬态记录仪，他就采用 IEEE-488总线，传输速率为1MB/S，一个系统中总线上最多可连接15台设备：二是采用基于现场总线的数据采集模块,流行的现场总线如CANBUS,PROFIBUS等。代表性的厂家如ADVANTECHADAM系列等。基本做法是通过现场总线将智能模块引入计算机,上位机通过定制的软件和智能模块通讯。他的优点是易维护,布线简单,可靠性高；缺点是采样速度低,成本较高。在电力系统中，航空航天等行业的特殊环境，如对雷击，短路等瞬态突变过程，高电压，大电流，大功耗设备，浮地系统等的数据采样分析，除了需要考虑高速，高分辨率外，还要考虑到隔离的问题，来保证数据传输时的正确性和可靠性，以及人员设备的安全。首先可以在数据采集系统的输入前端距离，将被测信号的地与设备的地隔离。通常可以采用光电耦合器件或隔离放大器，这样做的缺点就是限制了采集信号的频率范围和通频带宽度。其次在数据想上位机的传送时使用光纤，保证信号在传输过程中不会受到外界恶劣环境的干扰。如NICOET的63XI系列，他采集前端用了隔离探头，向上位机传送命令与数据时均采用光纤。1.3 数据采集系统的设计本课题研究的主要任务是完成高速度，高精度数据采集系统设计；使得该系统组成的模拟数字转换模块能够达到速度快、精度高的目标。1.3.1 设计的目的随着计算机的广泛应用和微电子学的高度发展，数字系统已被广泛地应用于国民经济、国防建设与科学实验的各个领域。和模拟系统相比，数字系统有精度高、稳定性好等一系列优点，但是数字系统只能处理离散的数字信号。外部世界的各种被检测量，如温度、压力、位移、流量、角度、位置等，通过相应的各种类型的传感器转换成便于进一步处理的处理量(一般为电压、电流、电阻或电脉冲等信号)。只有一部分传感器可以将外部世界的被检测量直接转换为数字信号或开关信号(这是一种只有0, 1 两个状态的数字信号)。大部分传感器输出的仍是电压或电流等模拟信号，所以往往需要将这些模拟信号转换为便于处理和存储的数字信号。在当今市场中的ADC(数字模拟转换器)由于采样率，量化精度等的限制，转换位数通常为8位，但这远远不能满足实际系统的需要。针对项目来讲，直接使用8位的模拟数字转换器在精确性上是不能达到要求的。因此，希望能够自行设计一个高性能、高精度、高速度的模拟数字转换器，转换位数增加一倍，达到16位。1.3.2 设计的基本要求符合电路设计的一般要求：设计电路所用的芯片及器件简单，成本低；整个设计要有一定的使用价值和较广的使用范围；电路的实现及使用简单方便。完成对稳定或似稳定直流电场信号的采集、存储硬件电路计，硬件电路处理核心基于AT89C52控制器。1.3.3 设计的特点1、多通道采集和转换，具有高放大电路和防止抖动电路。2、16位AD转换和八位数据存储，数据采集处理快。3、直流电源支持和电压转换电路。4、采用C51语言对单片机控制。5、与传统的电阻率法相比，成本低、效率高，信息丰富，能力显著提高。1.3.4 系统设计总流程图设计任务书下达编写任务说明书拟订总体设计方案确定整机指标选择机型，选择芯片，分配软硬件目标编写软件，调试选择，组合硬件软硬件连接 硬件？ 软件？ 系统？拟订总体设计方案NNN第二章 数据采集的基本理论数据采集的基本理论包括采样定理、量化与量化误差、编码、数据采集的有效位数等，下面分别加以讨论。2.1 数据采集过程连续的模拟信号X(t)，按一定时间间隔T采样得到离散时间信号xs(nTs)，再经过量化变为量化信号xs(nTs),最后编码转换为数字信号x(n)。以上转换过程可以用图2.1表示。图2.1 数据采集过程对于实际的高速A/D,采样过程并不是理想的，保持电路可能会存在孔径效应，而影响编码，最终影响数据的原始性，在选用高速A/D时，一般选模拟带宽较宽的A/D比较好。2.2 采样定理采样可以看作是一个脉冲调幅的过程，可以用图2.2表示。其中：xp(t)=xa(t)P(t) 当P(t)的脉冲宽度T时，就接近理想采样：P（t）变为M（t） 脉冲就接近函数采样调幅过程 （2.1） （2.2）将(2.1)式代入上式 （2.3）图2.2 采样调幅过程当然实际情况可以将P（t）近似看作M（t）以便于分析模拟信号经采样后，频谱会发生周期延拓 （2.4）其中也就是采样角频率由傅氏级数理论可得 （2.5）图2.3 M（t）的傅氏变换M（t）的傅氏变换幅度谱如图2.3所示。对于采样信号频谱: （2.6）因此，从频域上看，采样信号频谱会发生周期延拓。 由图2.4可知，信号基带的最高频率，将发生频谱混叠，这将使信号不能恢复。 因而常要求采样频率，即。这就是著名的奈奎斯特采样定理。 图2.4当信号采样后，要能恢复为原来所包含的信息，在保证频谱不发生混叠的情况下，我们可以将采样信号Xa(t)通过一个理想低通滤波器，这个理想低通只让基带频谱通过，因而滤波器的带宽应等于折叠频率，滤波器的特性如图2.5所示。 图2.5 滤波器特性图 （2.7）从频域上看，由(2.7)式可知，能通过低通滤波恢复x(t)。下面我们从时域来看其恢复的过程。理想的冲激相应 （2.8）其输出 （2.9） （2.10）（2.10）式称为内插函数，其波形如图2.6所示。 （a） （b）图2.6内插函数波形将(2.10)式代入(2.9)式有: （2.11）式 (2.11 )即为采样内插公式，在每个采样点nT上，只有该采样值不为0,所以其能保证各采样点上信号不变，对于在不为nT的这些时刻，即为各采样函数延伸叠加而成。这从时域上解释满足采样定理的信息恢复。当然，实践中不可能通过计算内插公式恢复信息，这样各点计算量太大。实际工程中常通过一个D/A变换器加低通滤波器恢复原来信息，如图2.7所示。 图2.7数模转换模型 2.3 量化与量化误差2.3.1 量化量化就是把采样信号的幅值与量化单位比较。量化单位定义为量化器满量程电压FSR( Full Scale Range)与的比值，用q表示，因此有 (2.12)2.3.2 量化方法1.“只舍不入”的量化所谓只舍不入的量化，是指把信号中幅度小于量化单位的部分一律舍去。如图2.8所示。当时，；当时，；当时，；等等。图2.8 “只舍不入“量化过程2.“有舍有入”的量化 “有舍有入”量化是指将采样信号幅值与量化电平相比较，离幅值最近的量化电平作为信号在该时刻的量化值。其过程如图2.8所示。 当时，；当时，；图2.9“有舍有入“的量化过程2.3.4 量化误差由量化引起的误差称为量化误差(也称为量化噪声)，记为e。 （2.13）式中： -信号采样, - 量化信号，量化误差的大小与所用的量化方法有关。1.“只舍不入”法引起的量化误差量化特性曲线与量化误差如图2.10所示，量化误差只能是正误差，它可以取0-q之间的任何值，而且机会均等，因而是在0,q刻上均匀分布的随机变量。误差的数学期望为: （2.14）上式中，P(e)为概率密度函数，分布见图2.12(a )。由于平均误差e不等于零，故称这种误差是有偏的。最大量化误差为 (2.15)量化误差的方差为 (2.16)图2.10 “只舍不入”量化特性曲线与量化误差2.“有舍有入”法引起的量化误差量化特性曲线与量化误差如图2.11所示，量化误差e有正有负，它可以取之间的任意值，而且机会均等，因而是在上的均匀分布的随机变量。误差的数学期望为 （2.17）式中，p(e)为概率密度函数，分布见图2.12 ( b)。由于平均误差e等于零，故称这种误差是无偏的。最大量化误差的方差为 （2.18）量化误差的方差为 （2.19）由以上分析可知，量化误差是一种原理性误差，只能减小而无法完全消除。由图 2.10 和图2.11可知，量化特性曲线具有非线性的性质，因此，量化过程是一个非线性的变换过程。比较两种量化方法，毫无疑问，“有舍有入”的量化方法较“只舍不入”的量化为佳。因为它的最大量化误差只是后者的1/2。目前大部分A/D器件都采用前者的量化方法。图2.11 “有舍有入”量化特性曲线与量化误差图2.12量化误差概率分布图3.量化误差(噪声)与A/D变换器有效位数的关系当量化单位与模拟信号幅值相比足够小时，量化信号的每个台阶都很小，因而采样值非常接近该时刻的模拟信号幅值。作为一次近似，量化噪声的静态分布可以认为是均匀的。量化误差可按一系列在之间的斜率不同的线形段处理，如图2.11 (b)所示。下面分析均匀量化方式下，有效位数与信噪比的关系。采样的最大幅度为V （2.20）N为量化阶梯数，。信号落在某一量化间隔内的量化噪声平均功率为 （2.21）其中为量化间隔，为信号落在该间隔的概率。由以上(2.20)与(2.21)可得非过载量化噪声功率 （2.22）其中，当信号未过载且峰峰值恰为2V时， （2.23） （2.24)以上即为信噪比与有效位数的关系式。第三章 硬件设计3.1数据采集系统的框图及其特点一个完整的数据采集工作大致可分为三步。1、 数据采集被测信号经过放大，滤波，A/D转换，并将转换后的数字量送入计算机。这里要考虑干扰抑制，带通选择，采样/保持及与计算机接口等问题。2、 数据处理由计算机系统根据不同的要求对采集的原始数据进行各种数学运算。3、 处理结果的复现与保存上述这些过程都是在计算机的主导下用软件通过DAS来完成的。按照功能规划和设计要求，可确定一个数据系统的硬件框架如图3.1。系统电源RS-485AT89C52单片机显示电路外部电路AD转换电路放大滤波电路多路模拟输入 图3.1 数据采集系统的基本结构框图该数据采集系统微处理器选用的是AT89C52，AD转换采用的是AD976，采用CD4051输入多路模拟输入信号，放大及滤波利用PGA204来完成。它的工作过程为：多路模拟输入信号经过多路模拟输入开关CD4051依次接通并顺序输入，再经过放大器PGA204的放大及滤波后，再输入到A/D转换器AD976中，然后将转换后的数字量经过三态门送入数据总线。整个过程的完成由AT89C52控制器进行控制。3.2 AT89C52的介绍 AT89C52是美国ATMEL公司生产的一个低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，功能强大的AT89C52单片机可为您提供许多较复杂系统控制应用场合。图3.2为AT89C52的引脚图。共 45 页 第 19 页 图3.2 AT89C52的引脚图3.2.1.主要功能特性l 兼容MCS51指令系统l 8k可反复擦写（1000次）Flash ROMl 32个双向I/O口l 2568bit内部RAM l 3个16位可编程定时/计数器中断 l 时钟频率0-24MHzl 可编程UART串行通道l 2个串行中断l 2个外部中断源l 2个读写中断口线l 共6个中断源l 3级加密位l 低功耗空闲和掉电模式l 软件设置睡眠和唤醒功能3.2.2.功能特性概述AT89C52提供以下标准功能：8k字节Flash闪存存储器，256字节内部RAM，32个I/O口线，3个16位定时/计数器，一个6向量两级中断结构，一个全工串性通信口，片内振荡器及时钟电路。同时，AT89C52可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式空闲模式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止其它所有部件工作直到下一个硬件复位。图3.2 AT89C52方框图装订线 高精度数据采集系统设计3.2.3.引脚功能说明l Vcc（40脚）：电源电压l GND（20脚）：地l P0口（3239脚）：P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。作为输出口时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对断口PO口写“1”时，可作为高阻抗输入端用。 在访问外部存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。 在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外界上拉电阻。l P1口（18脚）：P1口是一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口P1写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻。某个引脚被外部信号拉低时会输出一个电流（Iil）。与AT89C51不同之处是，P1.0和P1.1还可作为定时/计数器2的外部计数输入（P1.0/T2）和输入（P1.1/T2EX），参见表1。Flash 编程和程序校验期间，P1接收8位地址。表1 P1口的第二功能引脚号第二功能P1.0T2（定时器/计数器T2的外部集数输入），时钟输入P1.1T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制）P1.5MOSI（在系统编程用）P1.6MISO（在系统编程用）P1.7SCK（在系统编程用）l P2口（2128脚）：P2口是一组带有内部上拉电阻的8位双向I/O口，P2的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口P2写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻。某个引脚被外部信号拉低时会输出一个电流（Iil）。在访问外部程序存储器或16位地址的外部数据存储器（例如执行MOVX DPTR指令）时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器（如执行MOVX RI指令）时，P2口输出P2锁存器的内容。Flash编程或校验时，P2亦接收高位地址和一些控制信号。l P3口（1017脚）：P3口是一个组带内部上拉电阻的8位双向I/O口，P3口的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口P3写“1”，通过内部的上拉电阻把断口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻。某个引脚被外部信号拉低时会输出一个电流（Iil）。P3口除了作为一般的I/O线外。更重要的用途是它的第二功能。如下表所示：表2 P3口的第二功能引脚号第二功能P3.0RXD（串行输入）P3.1TXD（串行输出）P3.2INT0(外部中断0)P3.3INT1(外部中断1)P3.4T0（定时器0外部输入）P3.5T1（定时器1外部输入）P3.6WR(外部数据存储器写选通)P3.7RD(外部数据存储器读选通)l RESET（9脚）:复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。l ALE/PROG（30脚）:当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下。ALE乃以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要主要的是，每当访问外部数据存储器时将跳过一个ALE脉冲。 对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的DO位置位，可禁止ALE操作。该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。l PSEN（29脚）: 程序存储允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C52由外部存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次PSEN信号。l EA/VPP（31脚）:外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000HFFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc 端），CPU则执行内部程序存储器中的指令。Flash存储器编程时，该引脚加上+12V的编程允许电源VPP，当然这必须是该器件是使用12V编程电压VPP。l XTAL1（19脚）: 振荡器反相放大器的及内部时钟发生器的输入端。l XTAL2（18脚）: 振荡器反相放大器的输出端。3.2.4 特殊功能寄存器在AT89C52片内存储器中，80H-FFH共128个单位为特殊功能寄存器（SFR）。l 定时器2 寄存器：寄存器T2CON 和T2MOD 包含定时器2 的控制位和状态位，寄存器对RCAP2H和RCAP2L是定时器2的捕捉/自动重载寄存器。l 双数据指针寄存器：为了更有利于访问内部和外部数据存储器，系统提供了两路16位数据指针寄存器：位于SFR中82H83H的DP0和位于84H85。特殊寄存器AUXR1中DPS0 选择DP0；DPS=1 选择DP1。用户应该在访问数据指针寄存器前先初始化DPS至合理的值。l 中断寄存器：AT89C52有6个中断源，2个中断优先级，IE寄存器中6个中断源的每一个可定位2个优先级。l 掉电标志位：掉电标志位（POF）位于特殊寄存器PCON的第四位（PCON.4）。上电期间POF置“1”。POF可以软件控制使用与否，但不受复位影响。3.2.5 存储器结构MCS-51器件有单独的程序存储器和数据存储器。外部程序存储器和数据存储器都可以64K寻址。l 程序存储器：如果EA引脚接地，程序读取只从外部存储器开始。对于89S52，如果EA 接VCC，程序读写先从内部存储器（地址为0000H1FFFH）开始，接着从外部寻址，寻址地址为：2000HFFFFH。l 数据存储器：AT89C52有256个字节的内部RAM，80H-FFH高128个字节与特殊功能寄存器（SFR）地址是重叠的，也就是高128字节的RAM和特殊功能寄存器的地址是相同的，但物理上它们是分开的。当一条指令访问7FH以上的内部地址单元时，指令中使用的寻址方式是不同的，也即寻址方式决定是访问高128字节RAM还是访问特殊功能寄存器。如果指令是直接寻址方式则为访问特殊功能寄存器。3.3 AD976的简介近年来模数转换器制造技术发展十分迅速，低成本、新结构、高精度和高速度的ADC 新产品不断涌现。100kSPS 甚至更高采样速率的16 位ADC 在基于嵌入式单片机和实时数字信号处理器（DSP）的应用中已十分常见。随着逐次逼近式A / D技术的发展，A / D 在高速高精度的数据采集应用上有更出色的表现。采用多路转换开关与16 位A / D 配合使用的系统，其成本低于VFC 型数据采集系统。AD976 / AD976A 是AD 公司推出的16 位高速度、高精度A / D 转换器， 最大通过率为100kSPS，输入信号范围为- 10 + 10V，带宽为1. 5MHz，它可以与8 位、16 位单片机和DSP 方便接口，使用十分方便灵活。3.3.1 AD976的管脚与框图AD976的功能结构框图与管脚图如图3.3所示。它的主要特性如下：（1）AD976 是具有100kSPS 高通过率的并行输出ADC；（2）需+ 5V 单电源供电，且具有100mW 的低功耗；（3）片上集成有ADC、参考电源和时钟；（4）采用开关电容/ 电荷重分布结构，其内部的自动校正逻辑可以校正内部的非线性，从而使其性能总体上得到了优化。 图3.3 AD976的结构框图与管脚图3.3.2 管脚功能l VIN（1脚） 为模拟信号输入 端 ， 模 拟 信 号 输 入 范 围 为 -10 + 10V。一般需在与模拟信号源之间接一个 200 的电阻。 l AGND1（2脚）为模拟地，作为 REF 的地参考点。l REF（3脚）为输入 / 输出 参考端，此端连接内部 + 2. 5V 参考源。l CAP（4脚） 为缓冲输出参考端，与AGND2之间需连接一个2.2uF电容。 l AGND2（5脚）为模拟地。 l D15D8（613脚）为数字输出高8位。l DGND（14脚）为数字地。l D7D0（1522 脚）为数字输出低 8 位。l BYTE（23脚）为位选择端，BYTE为0时，D15D8自引脚613输出，D7D0自引脚1522输出；BYTE为1时，D15D8自引脚1522输出， D7D0自引脚613输出。l R/C（24脚）为读数/转换控制端，R/C端信号的负跳变在CS为低电平使模数转换器内部采样保持器为保持状态并开始进行转换；R/C端信号的上跳沿CS为低电平时，转换结果数据可被读出。l CS（25脚）为片选端，R/C为低，CS的下降沿将触发模数转换；R/C为高，CS的下降沿CS的下降沿将使转换数据输出，而CS为高时，数据的输出将被禁止。l BUSY（26脚)为指示端，模数转换开始后，此端持续为低直到转换过程结束，并将输出数据锁存在输出寄存器中，所以BUSY端的上升沿可作为外部数据锁存器的CLK信号。BUSY信号同时可作为单片机中断信号，CS为低，R/C为高时，通知单片机读数据结果。l VANA（27脚）为模拟电压输出端，额定值为+ 5V。l VDIG（28脚）为数字电压输出端。3.3.3 AD976的应用 采集系统包括模拟输入、数据采集、数据缓存及基于PCI接口的数据传输四部分。其核心部分是A / D 转换、PCI 接口的实现。AD976A 与8 个采样保持器和多路转换开关配合对8 路模拟量进行同步触发采样。此外本数据采集卡能对8 路开关量进行监视，能有8 路开关量控制输出。这些功能在工业控制，比如微机继电保护中有重要作用。采集卡的中央控制模块采用DS80C320，它具有4 个时钟周期为一个机器周期的优点。A / D 转换完毕后，将数据存入在缓存IDT7134中。当整个采样期间结束，向PC 机发中断请求，PC 机通过PCI总线将卡上的数据取出，完成数据的后处理。也可以在PC 机和P 间定义握手信号两者互相配合，共同完成一项任务。本数据采集卡基于PCI 总线，采用的PCI 接口芯片为S9533，它可大大简化PCI 接口逻辑的设计。用可编程逻辑器件EPLD 完成S9533 与双口RAM IDT7134 (4K*8 ) 的接口控制电路。数据采集部分：8 路模拟输入信号经8 路采样保持器、8选1 多路开关和程控增益放大器后成为符合AD976 动态范围的模拟信号输入AD976。AD976 的输入范围为- 10 + 10V，用外接AD780 作为稳压参考源。影响数据采集精度的除了ADC 的分辨率外，采样频率也十分重要。为了详细记录故障突变和滤除高次谐波，本设计中每周波采样36 点。同步采样脉冲由锁相环电路产生。跟踪锁相环电路框图如图3.5 所示。以CD4046为核心的锁相环电路，根据电网波形生成同步采样脉冲送给ADC 的转换控制信号，保证系统能跟踪电网周波的变化进行精确的同步交流采样。锁相环电路由两个210 分频器MC14522 和锁相环CD4046 组成。来自电压变送器和电流变送器的正弦信号经整形电路后为与正弦信号频率相同的方波信号，送至CD4046。压控振荡器的输出信号输出到分频器进行分频。在一个工频周期内采样36 个点，分频系数经轮指开关分别设定。压控振荡器的输出可以作为定点采样的控制脉冲，控制ADC 转换的启动时间。在被测信号频率的N 倍用DFT 对被测信号做频谱分析时，频率不会发生泄漏。由于高速、高精度ADC 既要面对所有的因高速和带宽而导致的问题，又要面对直流精度的问题，因此设计此类系统有一定的难度。其中，实现低噪声性能或许是最困难的。由于ADC 内部宽带电路不可避免的电路噪声的影响，高分辨率的ADC 对一固定直流输入的转换、输出编码将在一定的范围内分布。为了尽量减小这种噪声的影响，要保持信号源低输入阻抗；另外，为了防止其它的外部噪声耦合到ADC，良好的布线、接地技术和去耦技术是必不可少的。AD976 / AD976A 需要使用一个外接的参考源。参考源电压决定了模数转换器的满量程范围，其总的直流精度和稳定性应当优于ADC。在16 位应用中，应特别注意电压参考源的噪声和温度漂移。AD780 具有超低的漂移量，低初始误差和低输出噪声, 是16 位ADC外部低噪声参考源的良好选择。AD780与AD976/AD976A的连接如图3.6所示。图3.5 跟踪锁相环电路框图图3.6 AD780与AD976/AD976A的连接3.4 CD4051简介3.4.1 CD4051引脚CD4051引脚图见图3.7。“INH”是禁止端,当“INH”=1时,各通道均不接通。此外,CD4051还设有另外一个电源端VEE,以作为电平位移时使用,从而使得通常在单组电源供电条件下工作的CMOS电路所提供的数字信号能直接控制这种多路开关,并使这种多路开关可传输峰峰值达15V的交流信号。例如,若模拟开关的供电电源VDD=+5V，VSS=0V,当VEE=5V时,只要对此模拟开关施加05V的数字控制信号,就可控制幅度范围为5V5V的模拟信号。图3.7 CD4051的引脚图3.4.2 CD4051的功能 CD4051的功能结构框图如图3.8所示。CD4051相当于一个单刀八掷开关,开关接通哪一通道,由输入的3位地址码ABC来决定。其真值表见表。表3 CD4051真值表输入状态接通通道INHCBA00000000110010200113010040101501106011171XXX均不接通图3.8 CD4051功能结构图3.4.3 模拟开关CD4051使用的4个要点1、使用单电源时，CD4051的VEE可以和GND相连。2、强烈建议A，B，C三路片选端要加上拉电阻。3、CD4051的公共输出端不要加滤波电容（并联到地），否则不同通道转换后的电压经电容冲放电后会引起极大的误差。4、禁止输出端（INH）为高电平时，所有输出切断，所以在应用时此端接地。作音频信号切换时，最好在输入输出端串入隔直电容。3.5 74HC573简介3.5.1 74HC573概述74HC573 是高速八位地址锁存器，利用硅门CMOS 技术。拥有标准CMOS 集成电路的低电力供电, 并且能够驱动15 个LSTTL 器件。 74HCT573 是工作并且别针与标准LS373 和LS573 兼容。 器件数据输入时(LE) 是高的。 当电路使能(LE) 是数据低被锁上。芯片使能(OE) 控制三状态产品。当产品使能(OE) 是高的产品是在高阻抗状态。芯片操作是独立对产品的状态使能。 74HC573 是相同的在作用和不同只在他们的引脚安排。3.5.2 74HC573功能表表4 功能表输入输出输出使能锁存使能DQLHHHLHLLLL不变HZ=不用关心Z=高阻3.5.3 74HC573引脚图如下图3.9所示，为74HC573引脚图图3.9 74HC573引脚图3.6 可编程放大器PGA204的简介3.6.1 可编程放大器PGA204描述PGA204 是低成本, 一般用途可编程序获取仪器工作放大器提供优秀准确性。 获取是通过数字式选取。PGA204具有高精确度和通用性, 并且低成本。PGA204非常理想具有一个宽应用范围。获取由TTL 或CMOS 兼容地址线选择, A0 和A1 。 内部输入保护可能承受由.40V 决定在模拟输入无损伤。PGA204可被整理为非常低垂距电压(50mV), 漂泊(0.25mV/.C) 和高共同方式拒绝(115dB 在G=1000) 。 他们工作运用电源象低.4.5V, 允许用途在电池被管理的系统。静态电流是5mA 。PGA204是可利用的在16可塑性双列直插式组装, 并且SOL-16 表面包裹, 特别用在-40.C 到+85.C 温度范围。3.6.2 可编程放大器PGA204特点l 数字式可编程序的获取：PGA204: G=1, 10, 100, 1000V/Vl 低偏移电压: 50mV（最大） l 低偏移电压漂泊: 0.25mV/Cl 低输入偏移电流: 2nA （最大）l 低静止电流: 5.2mA （典型）l 不需必要逻辑支持 l 16 PIN 可塑性双列直插式组装，SOL-16 包。3.6.3 可编程放大器PGA204的引脚与逻辑功能图3.10 可编程放大器PGA204的引脚图3.11 可编程放大器PGA204的逻辑框图3.7 74HC138的简介3.7.1 74HC138的介绍74HC138在本设计中是一个集成的译码器，其引脚如下图3.13中所示，可知该译码器有3个输入端A,B,C,他们共有8种状态组合，即可译出8个输出信号Y0Y7，故该译码器称为3线8译码器。通过控制输入端可以由输出信号控制电路。3.7.2 74HC138的引脚图和真值表表5 真值表输入输出 G1 G2 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 X H L X H L H L H L H L H L H L H L H L X X X X X X L L L L L H L H L L H H H L L H L H H H L H H H H H H H H H H H H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L H H H H H H H H L 图3.12 74HC138的结构框图图3.13 74HC138与管脚图3.8 静态RAM62256的简介3.8.1 RAM的结构和特性 随着CPU主频的不断提高，其对存储器存取速度的要求越来越高，因此目前在许多数据采集系统中常常利用静态存储器作为存储器。常用的静态RAM电路有6116、6264和62256等。图3.14为芯片62256引脚排列及引脚名称，该芯片内部含有32K字节存储单元。62256共有28条引脚，其中有15根地址线，可访问32K个存储单元。8根数据线以及两根电源线，有三个控制引脚对存储器的读/写。 引脚定义如下：l A0A14：地址输入线；l D0D7：双向数据线；l CE：片选信号输入线，低电平有效；l OE：读选通信号输入线，低电平有效；l WE：写选通信号输入线，低电平有效； l Vcc：工作电源（+5V）；l GND：线路地。3.8.2 静态RAM的工作方式 静态存储器有读出、写入、维持三种工作方式；图3.14中，62256的27引脚WE为允许信号线，可与单片机的写命令信号WR连接，用来控制62256的写入操作。22脚OE为读允许信号，可与单片机的读命令信号RD连接，当OE为低电平时，单片机可以从62256读出数据。其工作方式的操作控制见表6。图3.14 芯片引脚图表6CEOEWED0D7 读VILVILVIH数据输出 写VILVIHVIL数据输入维持VIH任意任意高阻抗 对于CMOS型的静态RAM电路，CE为高电平时电路处于降耗状态，此时Vcc电压可降至3V左右，内部的存储数据也不会丢失。3.8.3 62256与MCS51的连接62256与MCS51的接口为下图3.15所示，图中62256的地址区间为0000H7FFFH。图3.15 62256与MCS51的接口方法3.9 电路设计3.9.1 微处理器模块设计 基于AT89C52 微处理器的CPU 模块的电路如图所示：图3.16 CPU模块电路图 如图，为CPU模块电路图，本系统采用AT89C52单片机，是基于以下原因：1. 片内带有8KB的可反复擦写的只读程序存储器（EPROM）和256 bytes 的随机存取数据存储器。2.电源电压范围宽，能在一定程度上抵御电源的波动方式，减低对电源的要求，有利于控制的实现。3.能与多种处理器兼容，功能强大。4.低功耗。图中，AT89C52单片机的P0口采用RP1数据分时复用总线扩展了74HC573作为地址锁存器，使P0口可用于地址分时复用总线。图中P1口P1.5、P1.6、P1.7信号CS976、RC976、RYTE976为模数转换接口信号，分别与CS、R/C、BYRE接口连接，用于控制AD转换的读取。P3口的P3.6、P3.7分别用于外部数据存储器的写（WR）或（RD）的选通，与静态存储器62256的选通信号端WE和OE相联接。 RP1（5.1K）为六路开关量输入口，系统主频为12MHZ,一方面保证满足系统对时间的要求，同时也考虑了可靠性的要求，即适当降低速度以提高抗干扰能力。3.9.2 通道模块设计（a）(b)图3.19 通道模块设计 图（a）中的 CD74HC4051 是双向8通道多路开关。它由电平转换，译码/驱动和开关电路三部分组成，这种多路开关输入电平范围宽。CD74HC4051带有三个通道选择输入端S0、S1、S2和一个禁止端INH，相当于一个单刀八掷开关。禁止输出端（INH）为高电平时，所有输出切断，所以在应用时此端接地。而开关接通哪一通道,由输入的3位地址码ABC来决定。在本系统中采用了其中六个通道输入，三个通道选择输入端由74HC138译码器控制，通过控制电路信号控制译码器工作选择哪个通道信号输入到后续电路中。图（b）中，TL431 是一个稳压管。本系统中设置为2.5V， R2为200欧，通过欧姆定律可以知道这回路的电流值。这电路采用继电器控制开关的闭合，控制电压信号输入，通过控制图（a）中滑动变阻器RW3滑动来测量回路的电压信号。输入信号经过放大器放大后用一个74 HC573锁存放大后的信号结果，然后经过一些外部电路处理显示。 外部电路中采用多个电容并联方式与采集电路和电源相连，来消除电路中电压的抖动和其他参数的影响。3.9.3 模数转换电路设计 图3.20 模数转换电路 图中，将多路模拟输入信号经过多路模拟开关CD40HC51依次接通并顺序输入后，进行采集后再输入放大器PRG204电路进行放大滤波，放大器PRG204可以将微弱的信号放大，然后经过检波电路进行处理，输入到AD976转换器中。模数转换器选用AD976模数转换芯片的决定因素有1、 转换精度要求；2、 转换速度要求；3、 接口方式；4、 性价比。图中CS、R/C、BYRE输入信号分别由单片机AT89C52的P1口P1.5、P1.6、P1.7端的信号进行控制。信号经过AD976模数转换后，高8位和低8位分别被74 HC574所存，再与静态存储器62256的数据线进行连接。3.9.4 系统硬件电路图第四章 软件设计系统软件设计的重点在于：1. 基于MAX485的通信接口程序；2. 模拟/数字转换接口程序，关键是AD976的初始化和通道的转换程序；3. 主控模块的构建，关键是微处理器资源的合理分配和使用；4. 数据的读取程序。4.1 系统的软件框架本软件设计采用模块化设计方法。本设计主要分为分主程序模块，数据采集模块，通信模块，中断控制模块。 主程序模块通信模块中断控制模块数据采集模块 图4.1 系统软件设计模块总框图4.2 系统总模块设计主程序CPU初始化串口初始化开中断置初值启动串行口与PC机进行连接图4.2 主程序流程图对单片机进行设置时，给P0，P1，P2，P3端口分别写1，启动端口。将PCON（电源控制专用寄存器）设置为0x80，使其中的SMOD=1，串行口的波特率加倍。将串行口中断优先级置于最高位。定时器工作方式选择位方式2，即可自动重装入的8位定时器。对定时器0置初值。串行口工作方式选择为方式1。设串口开中断。当设置完成后，与PC机进行握手连接。4.3 数据采集模块设计数据采集模块中分为通道设置模块，信号放大增益设置模块和A/D转换模块。其中主要部分是A/D转换模块。 图4.2 数据采集流程图4.3.1 通道设置模块 该模块是对CD74HC4051（双向8通道多路开关）进行设置，在其8路通道中选取6路做为模拟量输入通道。对于通道的选取是通过PC机来控制的。首先由PC机发出控制信息，由串口接收，设置道数。如果PC机给出的控制信息符合设置要求，就将通道信息发送给PC机。如果不符合，就发送表示错误的信息。通道设置程序读串口信息信息是否为0xc0或0xc1通道号设置信息发送给PC机发送0xee给PC机图4.3 通道设置模块流程图4.3.2 AD转换模块设计本系统是基于AD976的AD转换模块设计的，其内容包括：1AD976的初始化；2AD976结果的读取；3通道的选择和切换。 1、AD976的初始化程序设计对于AD976的初始化实质是按照初始化的要求将有关的参数写入AD976的相应的寄存器，包括通信寄存器，设置寄存器和时钟寄存器。通信寄存器用于通道选择和启动对设置寄存器和时钟寄存器的读写，时钟寄存器用于设置A/D976的数据更新频率等，设置寄存器用于设置AD976的极性，增益及滤波方式。AD976初始化的流程图如下：时钟周期写1，保证通信寄存器回复等状态判断哪个通道初始化写通信寄存器设置时钟寄存器频率等写设置寄存器等待设置完成 图4.3 AD976的初始化流程图被测参数的信号处理与放大由专用放大电路实现，因此AD976的增益为1，同时为了保证16位精度考虑。因此AD976的转换精度由速度，内部增益两者决定。2、 AD976结果的读取程序设计AD976结果的读取程序设计要严格AD976的读/写时序：1 时钟是上升沿有效； BUSY指示端在模数转换开始后，持续为低直到转换过程结束，并将输出数据锁存在输出寄存器中，所以BUSY端的上升沿可作为外部数据锁存器的CLK信号。2 数据读取是逐位输出的。 本系统为16位，即两个字节，高低字节读写需要读取BYTE位选择端，BYTE为0时，D15D8自引脚613输出，D7D0自引脚1522输出；BYTE为1时，D15D8自引脚1522输出， D7D0自引脚613输出。在具体代码实现中，可以通过空操作指令调节时序配合关系，为了稳妥起见，可适当调大延时间隔（多加几条空操作指令）。A/D976结果的读取程序具体流程图如下：判断通道标志？读被选通道信号数据转换完成？读为选择信号读取数据数据送存返回图4.4 AD976结果的读取程序具体流程图结 论数据采集系统是微处理器，智能仪器与外界物理世界联系的桥梁，是获取外部信息的重要途径。目前，数据采集系统已广泛应用于工业，农业，军事及日常生活等各个领域。无论是进程控制，转台测量还是故障自
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号