关 键 词：

毕业设计论文

资源描述：

数字电子钟的设计,毕业设计论文

内容简介：

文章编号 : 1009 - 3907(2004) 04 - 0036 - 04数字电子钟的设计赵淑范(长春大学 电子信息工程学院 , 吉林 长春 130022)摘 要 : 本系统由石英晶体振荡器、分频器、计数器、译码器、 LED 显示器和校时电路组成 , 采用了 CMOS系列 (双列直插式 ) 中小规模集成芯片。总体方案设计由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能 , 扩展电路完成数字钟的扩展功能 , 进行了各单元设计 , 总体调试。关键词 : 石英晶振器 ; 分频器 ; 计数器 ; 译码器 ; LED 显示器中图分类号 : TN79 + 1 文献标识码 : A收稿日期 : 2004205231作者简介 : 赵淑范 (1955 - ) ,女 ,吉林省榆树市人 ,长春大学电子信息工程学院高级实验师 ,主要从事电子技术的研究。0 引言随着科学技术的不断发展 , 人们对时间计量的精度要求越来越高。高精度的计时工具大多数都使用了石英晶体振荡器 , 由于电子钟、石晶表、石英钟都采用了石英技术 , 因此走时精度高 , 稳定性好 , 使用方便 , 不需要经常调校 , 数字式电子钟用集成电路计时时 , 译码代替机械式传动 , 用 LED显示器代替指针显示进而显示时间 , 减小了计时误差 , 这种表具有时、分、秒、显示时间的功能 , 还可以进行时和分的校对。片选的灵活性好。系统的工作原理 : 振荡器产生稳定的分频脉冲信号 , 作为数字钟的时间基准 , 然后经过分频器输出标准秒脉冲。秒计数器满 60 分向分计数器进位 ,分计数器满 60 后向小时计数器进位 , 小时计数器按照“ 24 翻 1”规律计数。计数器的输出分别由译码器送显示器显示。计时出现误差时 , 可以用较时电路较时、校分。1 设计要求(1) 掌握电子钟的设计 , 组装与调试方法。(2) 熟悉 CMOS系列中、小规模集成电路的使用。2 设计内容(1) 设计一个具有“秒”、“分”“时”显示的电子钟 (23 小时 50 分 59 秒 )(2) 具有校时功能 , 分别对“分”、“时”进行校对。3 设计方案数字电子钟逻辑框图如图 1 所示 。它由石英晶体振荡器、分频器、计数器、译码显示器和校时电路组成。图 1 数字电子钟逻辑框图4 单元电路设计 、原理及器件选择411 石英晶体振荡器石英晶体振荡器的特点是频率准确 , 电路结构简单 , 频率易调整。石英晶体振荡电路如图 2 所示 , 采用反相器等元件构成。利用一个与非门自我反馈 , 使它工作在线性状态 ; 然后利用石英晶体 JU 来控制振荡频率 ,第 14 卷 第 4 期2004 年 8 月长 春 大 学 学 报JOURNAL OF CHANGCHUN UNIVERSITYVol114 No14Aug. 2004nts电阻为反馈元件 , 电容 C 防止寄生振荡 , 在输出端得到较稳定的 32768Hz 脉冲信号。图 2 石英晶体振荡电路412 分频器由于石英晶体振荡器产生较高的 32768Hz 的频率 , 而电子钟需要秒脉冲 , 可采用分频电路实现 ,具体电路如图 3 所示。先经过 3 次十六分频 , 再经过 1 次八分频 , 最后得到秒脉冲信号。图 3 分频电路这里采用两片集成电路计数器 4520 作为分频器 , 每片集成了两组 4 位二进制计数器 , 分为 1P16分频器 , 进行级联则得到 8Hz 的脉冲信号 , 再将第二片的另一组进行 1P8 分频 , 最后输出 1Hz 的秒脉冲给计数电路。413 计数电路因为电子钟由秒 、分、时组成。分别为 60 进制和 24 进制。采用一片 4520 接成 60 进制 , 4520 的第一组 4位二进制接成秒的个位 , 另一组接成秒的十位 ,“分”也为 60 进制 ,“时”为 24 进制。这两种进制的次序和二进制完全相同 , 只是模数不是 2 的整幂。采用反馈置零法清零 , 先按二进制计数器串联起来构成计数器 , 当计数状态达到所需的脉冲模值后 , 经过电路译码、反馈、产生复位脉冲将计数器清零 , 然后重新开始进行下一个循环。(1) 60 进制计数器。电路如图 4 所示。 4520的第一组 4 位二进制构成 10 进制 , 第二组 4 位二进制构成 6 进制 , 因为二组都为 16 进制 , 而 4520具有异步清零的功能。在第一组的 4 位二进制加法计数器中 , 当第十个脉冲来到时 , 此时它的四级触发器状态为“ 1010” , 这时 QDQB 均为高电平。因为4520 的清零端为高电平清零 , 所以 QDQB 经过 2 输入的与非门连接后输出给后一级反向器接到清零CR 端 , 使第一组为 10 进制 , 第二组为 6 进制 , 当第一组清零的同时给第二组的加法计数器的 CP 端进行计数 , 而第一组的第 6 个脉冲进位到来时 , 此时第二组的触发器状态为“ 0110” , 这时 QBQC 均为高电平“ 1” , 将它们经过二组输入与非门后 , 再经过一级反向器 , 送到计数器的清零端 , 在清零的同时 , 给上一级进位 , 从而利用了 4520 的异步清零的功能接成了 60 进制计数器。图 4 60 进制计数电路(2) 24 进制计数器。 24 进制计数器由 4520 和4510 组成。当“时”个位计数器 4510 复零 , 进位输出端向“时”十位计数输出进位信号 , 当第 24个脉冲来自“分”时计数器时位脉冲信号 , 到达时“时”个位计数器状态为“ 0100” , “时”十位计数器状态为“ 0010”即时的个位 , 计数器的输出 QC和“时”十位计数的输出端 QB 均为高电平“ 1”。经过与非门、再经过一级反向器 , 送到 4510 和4520 的清零 CR 端 , 计数器复位清零。电路如图 5所示。414 译码与显示电路译码是把给定的代码进行翻译 , 将时、分、秒计数器输出的四位二进制代码翻译为相应的十进制数 , 并通过 LED 显示器显示 , 通常 LED 显示器与译码器是配套使用的。我们选用的七段译码驱动器(74LS47) 和数码管 (LED) 是共阳接法。 LED 显示器的 3、 8 管脚接一起 , 限流电阻为 200 和 + 5V联接。实际使用时 a、 b、 c、 d、 e、 f、 g 各段都应该接一个限流电阻 , 在图中略画出来。译码显示电路如图 6 所示。第 4 期赵淑范 : 数字电子钟的设计37nts图 5 24 进制计数电路图 6 译码显示电路415 校时电路当电子钟接通电源或者计时发现误差时 , 均需要校正时间。校时电路分别实现对时、分的校准。由于每个机械开关具有抖动现象 , 因此用 RS 触发器作为去抖电路。采用 RS 基本触发器及单刀双掷开关 , 闸刀常闭于 2 点 , 每搬动一次产生一个计数脉冲 , 实现校时功能。电路如图 7 所示。416 调试在进行实验调试过程中 , 采用了分级调试方法 , 对各部分电路遵循调试一部分 , 安装焊接一部分的原则 , 取得了较好的效果。在调试过程中 :(1) 在调试振荡器产生振荡信号时遇到了输出产生毛刺现象 , 我们采用了并联一个 100PF 电容的方法 , 解决了这一问题。(2) 在译码显示电路的调试中 , 我们遇到了信号经与非门产生竞争冒险现象 , 采用了串联一个36PF 的电容方法消除了竞争冒险。图 7 校时电路(3) 在调试校时电路时 , 发现了一按校时开关 , 尚未开始调节时便自然增加一个数的情况。通过分析可知 , 由于 4520 上升沿有效 , 而 Q 端先输出高电平 , 若改用 Q 端 , 则排除了脉冲间隔造成的错误计数。并且充分利用了 RS 触发器去抖的功能。38长 春 大 学 学 报第 14 卷nts具体调试步骤及方法 :(1) 用示波器检测石英晶振的输出信号波形和频率 , 输出频率应为 32768Hz。(2) 将 32768Hz 信号送入分频器 , 用示波器检查各级分频器的输出频率是否符合要求。(3) 将 1Hz 秒脉冲分别送入时、分、秒计数器 , 检查各组计数器的工作情况。(4) 观察校时电路的功能是否满足要求。(5) 当分频器和计数器调试正常后 , 观察电子钟是否准确、正常地工作。417 系统操作方法系统上电后 , LED 数码管显示累加的秒脉冲 ,秒显示每累加到 59 后回零向分进 1 , 分计数器也为 60 进制 , 进行正常计数。需进行校时时 , 只需把校时按钮开关搬到校时位置即可。用手动开关加单次脉冲进行调整 , 调整之后 , 把校时开关还原即可。418 误差分析由测试可知 , 系统在运行时有一定的误差 , 其原因是晶体振荡的特点所决定的 , 同时与芯片的内部结构有关。有时会出现跳字现象 , 解决这些误差的方法是提高石英晶体振荡器的稳定性及使用精度较高的电容等。419 元器件选择(1) 十进制加法计数器 CB4510BE ;(2) 四位二进制计数器 HEF4520BP ;(3) 晶体振荡器 32768Hz ;(4) 反相器 CC4049 ;(5) 与非门 CC4011 ;(6) BCD 七段译码器 74LS47 ;(7) 共阳数码管 LED ;(8) 电阻、电容若干 ;(9) 单刀双掷开关 ;(10) 连接导线。5 绘制整机原理图根据方案 3 的框图和设计部分原理图 , 绘制出整机原理图。综上所述 , 该系统的设计、安装、调试工作全部完成。设计所选择的器件不是唯一的 , 这次采用的是 CMOS系列器件设计。还可全部选择 74LS 系列器件设计 , 已设计出完整的电路。参考文献 : 1 康华先 . 电子技术基础 (数字部分 ) 第四版 M.北京 : 高等教育出版社 , 2000. 213 - 224. 2 集成电路手册分编委会编 . 中外集成电路简明速查手册 , TTL、 CMOS电路 M.北京 : 电子工业出版社 , 1997.A design of digital electronic clockZHAO Shu2fan( Electronic Information Engineering Institute , Changchun University , Changchun 130022 , China)Abstract : The system is made up by silicon crystal oscillator , frequency divider , number counter , decipherer , LED indicator and calibratedcircuit and utilizes the medium2sized and small2sized integruted chip of CMOS series (double2row plug2in) . The design for the overall projectis composed of two parts the main circuit and the expanded circuit. The main circuit carries on the basic function of the digital electronic clockand the