毕业设计77基于锁相技术的高精度程控相移信号发生器的研制.doc
毕业设计77基于锁相技术的高精度程控相移信号发生器的研制
收藏
资源目录
压缩包内文档预览：(预览前20页/共73页)
编号：545461
类型：共享资源
大小：8.56MB
格式：ZIP
上传时间：2015-12-01
上传人：QQ28****1120
认证信息
个人认证
孙**（实名认证）
辽宁
IP属地：辽宁
6
积分
- 关 键 词：
-
电气电子毕业设计论文
- 资源描述：
-
毕业设计77基于锁相技术的高精度程控相移信号发生器的研制,电气电子毕业设计论文
- 内容简介：
-
基于锁相技术的高精度程控相移信号发生器的研制 - 1 - 第一章 绪 论 1.1 移相信号发生器简介 移相技术广泛应用于工厂电子产品的品质分析检验、相位测量、相位表的检定、同步检测器的数据处理以及实验室和一些重要的科研机构。在交流功率、交流电能的测量及测量线路的研究中，移相器是交流试验装置中不可缺的重要组成部分，诸如电能表校验台、交流电工仪表校验台、电量变送器校验台、继电器校验台等。在对电能表进行不同功率因数下的误差试验时，需用移相器改变电路里电压和电流回路之间的相角；在对电力系统中用于方向电流保护的功率方向继电器和用于距离保护的方向阻抗继电器等进行试验和 调整时，也要用到移相器以提供相位可变化的电气 量。两个同频信号之间的移相是电力行业继电保护领域中模拟、分析事故的一个重要手段。因此，移相技术有着广泛的实用价值。 移相发生器的研究相对于其它仪器来说，起步比较晚，而基于微处理器的数字式移相信号发生器研究，更是近几年的事。 目前市场上主要有模拟移相信号发生器和基于微处理器的数字式移相信号发生器两类。模拟移相信号发生器 (如 阻容移相 、 变压器移相 、 感应式移相 ) 在移相的高频领域，具有很多的应用，如 铁氧体微波移相 器、 模拟压控移相器等。 变压器式移相器利用三相制电源中三相电 压相位互差 120的原理，通过变压器将电源电压分组组合为圆内接正多边形，可分段连续取得 0360范围内的任一相位。圆内接正多边形包括正六边形、正十二边形和正二nts基于锁相技术的高精度程控相移信号发生器的研制 - 2 - 十四边形等。它获得特殊角度的相位比变换接线的跨相式移相法更为简便。以裂相正十二边形、移相细调 30电气角宽为例，其移相时输出电压幅值的最大波动量约达 3 5%，为了抑制它可采用增多裂相相数如裂相 24 相、裂相48 相的方法，但移相变压器的绕制将更加不便。若采用在移相变压器外另加附件的方法，则有压降法 (又称余弦补偿法 )和电压抵消法两种形式。前者的补偿效果受 使用容量变化影响，且将阻抗分成近似余弦变化，印制板不易制做，阻抗分段的接点因间距很小，工作可靠性较差；后者须在移相变压器上加绕一组带抽头的丫绕组，这无疑将增加其绕制难度。显然，两者对改进已在使用的无补偿变压器式移相器的电压波动都不适用。 阻容移相是用模拟电路通过移相器来实现，压控振荡器用以产生信号所需频率，通过移相器实现对通道和的相位调节，幅值调节电路改变两通道的幅值。因压控振荡器的振荡频率易漂移，简单的移相电路无法做到 0 360范围内的调节，且调节范围和调节细度不易量化，故仅适于正弦信号 ，多数情况下不采用。 感应式移相的优点是能在 0 360范围内连续移相且不断电，但其缺点明显：因有振动，相位不够稳定；噪声大，对环境造成污染；其波形失真大，不能调整三相对称，且电压调整率也大；移相时电压波动大；体积大、笨重，使移动不便。 模拟移相信号发生器 有许多不足之处，如输出波形受输入波形的影响，移相 角的调节 操作不方便，移相角度随所接负载和时间等因素的影响而产生漂移等 。 近年来 ,数字移相信号源在产生标准、稳定的相位及相位测量等方面的应nts基于锁相技术的高精度程控相移信号发生器的研制 - 3 - 用日趋广泛。数字式可调移相器采用微处理器控制移相电路，移相角度取决于微 处理器的移相控制信号。微处理器根据测量输出调整移相控制信号 ,从而实现相移量自动调整。基于微处理器的数字式移相信号发生器，有的偏重于硬件，也有的偏重于软件， 偏重硬件的精度较高，但制造及调试较复杂 ； 偏重软件的结构简单，成本较低，但往往精度受影响 。目前，移相电路大多采用硬件逻辑，通过它控制两组地址计数器的计数起点，使合成波形的过零点不同 ,以此达到移相的目的。当对移相细度要求较高时，采用这种方法有电路复杂、使用计数器和其它器件 nts基于锁相技术的高精度程控相移信号发生器的研制 - 4 - 多、耗电功率大、噪声大、造价高、可靠性差等缺点。 为了进一步提高移相信号源的性能指标， 简化硬件电路，黑龙江省计量科学研究所的同志 2提出了应用锁相技术、微程序设计技术及数 /模转换技术等 ,设计一种逻辑存储移相信号源。该数字移相信号源具有使用元件少、集成度高、性能好、结构简单和便于程控等优点。 近年来，直接频率合成技术（ DDS 技术）也逐渐的应用于移相信号发生器，使移相信号发生器性能进一步提高。 1.2 频率合成技术 频率合成技术在上世纪 30年代开始提出 5，它的发展已经有 70年的历史。在这 70 年的历史中，大致可以分成三个发展阶段：直接式频率合成技术，锁相环频率合成技术以及直接数字频率合成技 术。 所谓直接式频率合成技术 789，就是用倍频、分频和混频电路对一个或几个基准频率进行加、减、乘、除的运算，从而产生所需要的频率信号，并通过窄带滤波器选出。直接频率合成器的频率范围宽，频率转换较快，可以达到微秒级，频率间隔较小（ 10-2HZ），工作稳定可靠；但寄生输出大，需要大量的模拟元件，结构复杂，体积大，成本高。 锁相环（ Phase-Locked Loops）频率合成技术改善了直接频率合成技术中的缺点。锁相环频率合成技术（ PLL）是在 40 年代初根据控制理论的线性伺服环路发展起来的。它主要是将 含有噪声的振荡器放在锁相环路内，使它的相位锁定在希望的信号上，从而使振荡器本身的噪声被抑制，使它的输出频谱大大提纯。 锁相环频率合成技术的原理框图如图 1 1 所示。其主要由四部分构成，nts基于锁相技术的高精度程控相移信号发生器的研制 - 5 - 晶体参考频率源提供基准频率 fs，压控振荡器的输出频率 fo 经分频器分频后，送入鉴相器，与基准频率进行相位比较，从而产生误差信号，并以此误差信号来调整压控振荡器的输出。其中环路滤波起着平滑鉴相器输出电压的作用，它能滤掉高频部分和噪声，从而增加系统的稳定性。 鉴 相 器( P D )环 路 滤 波 器( L F )压 控 振 荡 器( V C O )分 频 器( A N )fsfo图 1 1 锁相环 频率合成技术原理框图 锁相环频率合成技术提供了一种从单个参考频率获得大量稳定而准确的输出频率的方法，并且频率输出范围宽，电路结构简单，成本低。但由于它是采取闭环控制的，系统的输出频率改变后，重新达到稳定的时间也就比较长，因此，响应慢就是它的固有缺点 9。 1.3 DDS 合成技术 直接数字频率合成技术（ DDS）的理论早在上世纪七十年代就被提出 7，它的基本原理就是利用采样定理，通过查表法产生波形，由于硬件技术的限制， DDS 技术当时没能得到广泛应用。但是随着大规模集成电路技术的飞速发展， DDS 技术的优 越性已逐步显现出来。不少学者认为， DDS 是产生信号和频率的一种理想方法，发展前景十分广阔。 与其它频率合成方法相比较，直接数字频率合成技术的主要优点是易于程控，相位连续，输出频率稳定度高，分辨率高。其分辨率可以达到 10-3HZ7，而且频率转换速度快，特别适宜用在跳频无线通信系统。其相位噪声主要决nts基于锁相技术的高精度程控相移信号发生器的研制 - 6 - 定于参考时钟振荡器。 1.4 本课题的来源和现状 随着科技的发展，如今对移相信号发生器的频率精度和移相精度有了更高的要求，对输出波形幅度的调节精度及峰峰值也有了更高的要求。但传统的移相器仍有它的缺点： （ 1）模 拟式移相器的电路较为复杂、线性差、测试精度低； （ 2）数字式移相器大多以标准逻辑器件按传统数字系统设计方法设计而成，其缺点为功耗大、可靠性低 ,并且受标准逻辑器件本身条件的限制，如时钟频率、转换时间等，欲使在高频段获得高精度、失真小的波形输出已难以实现。 虽然目前 DDS 技术已应用于移相信号发生器中，但很多移相发生器只有对单一波形（正弦波）进行移相 1415，对幅度也不能进行数字控制。 针对当前移相器普遍存在的线性度差、功耗大、测试精度不高、可靠性低的缺点。本文设计了一高精度数控相移信号发生器 ，设计采用新颖且实用的 DDS以及 PLL两项技术有机结合。该数字移相器可对任意波形信号 (正弦波、锯齿波、方波等波形 )进行任意相位的移相，并具有测量精度高特点；根据设定要求移相后所获得的输出波形与输入信号波形的幅度、频率逼近 ,即输出移相后波形的失真度较小；具有友好的人机交互功能，实现输出波形、相移等特性可通过人预置，并通过 LED显示设置的值及相关信息的显示。 1.5 小结 本章对移相信号发生器作了阐述，说明了移相信号发生器在电力电子nts基于锁相技术的高精度程控相移信号发生器的研制 - 7 - 领域的重要性，对移相信号发生器的发展情况进行了概述，指出了不同的移相信号发 生器（模拟式和数字式）的优缺点。在此基础上，概述了频率合成技术的发展，指出了常用频率合成技术的优缺点，对当前流行用于移相的 DDS技术进行了描述。在本章最后，针对当前移相技术存在的问题，提出了所设计的移相信号器的特点作了简要的介绍。 第二章 总体方案论证与设计 本系统采用单片机作为数据处理及控制核心，将设计任务分解为信号输出采集存储、信号融合处理、显示 /键盘等功能模块。考虑到硬件电路的紧凑性，故将上述模块合理分配连接成以下两个模块：系统 移相信号 模块、键盘 /显示模块。 下面对各模块的设计进行逐一论证比较。 2.1 系统移相信号 模块 数字式相移信号发生器的实现方案很多，主要有如下几种： 方案一：采用微处理器和数模转换器直接合成的数字式移相信号发生器。这种信号发生器具有价格低，在低频范围内可靠性好，体积小，功耗低，使用方便等特点，它输出的频率是由微处理器向数模转换输出数据的频率和信号在一个周期内的采样点数（ N）来决定的，因此受单片机的时钟频率的限制很大，如果单片机的晶振取 12MHz，则单片机的机器周期为 1MHz,此时要求输出移相分辨率为 1 度的相移信号，即在一个周期内输出 360 个数据，则输出信号的频率理论上最高只能达 到 2777Hz。实际上单片机完成一次数据访问并输出到 D/A电路，至少要 5个机器周期，因此实际输出信号的频率只有 500Hz左右。即使增大晶振频率，减小一个周期内输出数据个数，在稍高的频率下nts基于锁相技术的高精度程控相移信号发生器的研制 - 8 - 输出的波形频率误差也是很大的，而且计算烦琐，软件编程麻烦，控制不方便。 方案二：利用 DSP 处理器，根据幅值，频率和相位参数，计算产生高精度的信号所需数据表，经数模转换后输出，形成需要的信号波形。这种信号发生器可实现程控调幅，调频和调相。但这种信号发生器输出频率不能连续可调，计算烦琐，控制也不便。 方案三：利用单片机与精密函数 发生器构成的程控信号发生器。这种信号发生器能够克服常规信号发生器的缺陷，保证在某个信号的频带内正弦波的失真度小于 0.5 。它的输出信号频率调整和幅值调整都由单片机完成。但是，由于数模转换器的非线性误差和函数发生器本身的非线性误差，这种信号发生器输出信号的频率与理论值会有一定的偏差。 方案四：基于单片机，锁相环，可编程分频、相位累加、存储器波形存储以及 D/A 转换器等组成的数字式相移信号发生器。输出的频率的大小由锁相环和可编程计数器来控制，最终由地址发生器对存储器中的波形数据硬件扫描，单片机提供要输出的波形数据 给存储器。这种方案电路简洁，不受单片机的时钟频率的限制，输出信号精度高，稳定性好，可靠性高，功耗低，调频，调相和调幅都很方便，而且可简化软件设计，实现模块化设计的要求。 综合考虑，方案 四 各项性能和指标都优于其他几种方案，这种方案是现今移相信号发生器研制中比较新颖且较实用的一种，充分体现了模块化设计的要求，而且这些芯片及器件均为通用器件，在市场上较常见，价格也低廉，样品制作成功的可能性比较大，所以本设计采用方案 四 。 2.2 键盘 /显示模块 nts基于锁相技术的高精度程控相移信号发生器的研制 - 9 - 键盘输入和显示部分在控制仪器中起着人机交互的作用，这两部分的设计是仪 器和操作者进行联系并得到实际应用的关键之一，并关系到用户使用的满意度。键盘 /显示模块设计采用的方法有 : 方案一：采用 8279可编程接口芯片来实现系统的键盘 /显示器扩展功能，提高了系统的稳定性及可靠性。键盘控制部分提供一种扫描工作方式，可与64个按键的矩阵键盘或传感器连接，能对键盘进行自动扫描、自动消抖、自动识别出所按下的键并给出编码，能同时按下双键或 N 键实行保护，其接收键盘上的输入信息存入内部的先进先出 FIFO 键输入缓冲器，并可在有键输入时向 CPU请求中断。 8279 提供了按扫描方式工作的显示接口，其内部有一nts第二章 总体方案论证与设计 - 10 - 个显示缓冲器，能对 8位或 16位 LED自动进行扫描，将显示缓冲器的内容通过 74LS138 译码，并由 74LS07驱动，在 LED 上显示出来。结构图如图 2-1所示。 8 9 C 5 1 8 2 7 9译 码 器八 位七 段L E D键 盘7 4 L S 0 77 4 L S 1 3 87 4 L S 3 7 3图 2-1 8279键盘 /显示模块 方案二：如图 2-2 所示， 由单片机 AT89C2051 控制 8 个共阳数码管、 16个按键构成动态显示模块。 由于 AT89C2051 有一个全双工串行通信接口，通过串行通信易于与某些基于虚拟仪表技术的仪器主板相连，使其脱机工作，成为便携仪表，方便了使用；与专用键显接口芯 片 8279 相比，价格更加低；采用串行方式与主控单片机交换信息，硬件及工艺设计简单，抗干扰能力强；可承担键盘 /显示及其他信息处理功能，从而使主机软件设计所考虑的因素减少，程序结构得以简化。 8 9 C 2 0 5 17 4 L S 1 3 8键 盘L E D 显 示P N P 三 极管 9 0 1 2图 2-2 键盘 /显示模块 nts第二章 总体方案论证与设计 - 11 - 方案三： LCD 液晶显示。例如采用 OCM12864 液晶显示模块可以显示各种字符及图形，可与 CPU 系统直接接口，具有 8 位标准数据总线、 6 条控制线及电源线，接口电路简单，控制方便。 方案四 ：采用专用键盘 /显示芯片 HD7279。 HD7279 芯片价格低廉，内部含有译码器，并具有多种控制指令，如消隐、闪烁、左移、右移、段寻址等。在设计时，外围电路简单，只需一个电阻和一个电容即可解决键盘 /显示电路的外围设计，如图 2-3所示。 H D 7 2 7 9键 盘显 示图 2-3 HD7279 键盘 /显示模块 在方案一中，虽然采用 8279 键盘 /显示控制芯片，但从图 2-1 可看出，在电路连线方面显得太过繁锁，且需要较多的元器件。与方案一相比，方案二所需的元器件较少，从而使电路连线也得到了简 化。因此，在功耗、体积、成本等方面都优于方案一。而方案三较前两者在体积、功耗、成本等方面又更进了一步，在外围电路上更具简单，因 HD7279 内带许多功能，在程序设计时大大缩短了开发时间。 方案三在显示功能的实现上优于方案一、方案二，方案三，但成本较高 。考虑到本设计对键盘 /显示功能的要求不多以及成本、体积等各种因素，在此选用方案三作为键盘 /显示的电路结构。选用方案三，提高了系统的性价比。 方案三只有显示电路 , 没有介绍键盘控制方法 . nts第二章 总体方案论证与设计 - 12 - 另外 , 我认为方案 1, 2, 4 只有驱动 , 而方案 3 显示与驱动合一 , 简化电 路 , 且LCD 比 LED 显示美观 . 2.3 小结 通过对 系统 移相信号 模块 、键盘 /显示模块方案的对比，并对 PC 机与单片机接口及编程软件的论证选择，我们确定了系统的各个主要模块的最终的可行方案，系统总体原理框图如图 2-4 所示。 图 2-4 总体硬件组成框nts基于锁 相技术的高精度程控相移信号发生器的研制 - 7 - 7 第三章 数字式相移信号发生器的硬件设计 硬件设计是整个系统应用开发的基础，要考虑的方方面面很多，主要考虑如下几个因素：系统性能指标；系统精度和稳定度；器件的通用性或易选购性；软件编程的易实现性。 因此硬件设计至关重要。 3.1 频率控制机理及其 硬件设计 频率控制模块的主要硬件支持是锁相环 CD4046 和可编程分频器INTEL8254,锁相环 CD4046 是本系统工作的关键所在，可编程分频器INTEL8254 和其相互配合 ,为相位累加器 CD4040 提供时钟脉冲，从而最终实现对输出移相信号频率的改变。 3.1.1 锁相环介绍 锁相环是一个能 完成两个电信号相位同步的自动控制闭环系统 。其锁相原理可参考 图 1 1。 它是比较输入信号和压控振荡器输出信号之间的相位差， 比较结果产生的误差输出电压正比于 输入信号 和 压控振荡器输出信号 两个信号的相位差 。 在环路开始工作时 ，通常输入信号的频率与压控振荡器末加控制电压时的振荡频率是不同的，由于两信号之间存在固有的频率差，它们之间的相位差势必不断地变化，在这种误差电压控制之下，压控振荡器的频率也就在相应的范围之内变化。若压控振荡器的频率能够变化到与输入信号相等，便有可能在这个频率上稳定下来 (当然只有在一定的条件下才可能这样 )。达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差控制电压为一固定值，这时环路就进入“锁定 ” 状态。nts基于锁 相技术的高精度程控相移信号发生器的研制 - 8 - 8 当锁相环入锁时，它还具有 “ 捕捉 ” 信号的能力， VCO 可在某一范围内自动跟踪输 入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫 VCO 锁定在这个频率上。 本系统选用的是 CD4046 锁相环， ，其特点是电源电压范围宽（为 3V18V），输入阻抗高 (约 100M) ，动态功耗小，在中心频率 f0 为 10kHz下功耗仅为 600W ，属微功耗器件。 它 采用 16 脚双列直插式，各引脚功能如下： 1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。 2脚相位比较器 的输出端。 3脚比较信号输入端。 4脚压控振荡器输出端。 5脚禁止端，高电平时禁止 ，低电平时允许压控振荡器工作。 6、 7脚外接振荡电容。 8、 16 脚电源的负端和正端。 9脚压控振荡器的控制端。 10脚解调输出端，用于 FM解调。 11、 12 脚外接振荡电阻。 13脚相位比较器 的输出端。 14脚信号输入端。 15脚内部独立的齐纳稳压管负极。 图 3-1是 CD4046 功能图 ，主要由相位比较 、 、压控振荡器（ VCO）、线性放大器、源跟随器、整形电路等部分构成。 nts第三章 数字式相移信号发生器的硬件设计 - 9 - 9 图 3-1 CD4046锁相环的功能图 当锁相环锁定时，压控振荡器能在某一范围内自动跟踪输入信号的变化，这个范围称作锁定范围。通常锁定范围大于捕捉范围，锁相环能搜寻和捕捉的输入信号的频带定义为捕捉范围。对于 CD4046 内部有两个比较器，用 相位比较器 的情况下它的捕捉范围和锁定范围的关系为： 220RCff L （ 3-1） 其中 RC组成一个低通滤波器，即 图 3-4 中 的 R3,R4,C2部分。对 RC时间常数的选择有一定的要求，既要避免环路自激，又要保证对输入频率的变化有合理快的响应速度，一般 R用两个电阻，分别取 R3= M1 ， R4=100 （这个电阻也可以不要接）， C=C2=1 F ，因此捕捉范围，就会比较低，并且 对相位比较器 ，它要求 Ui、 Uo 的占空比均为 50（即方波），这样才能使锁定nts第三章 数字式相移信号发生器的硬件设计 - 10 - 10 范围为 最大。相位比较器 一般用于频移键控解调 FSK 等一些抗干扰能力比较重要，且对于频率输入的变化不大的场合。用 相位比较器 时其捕捉范围和锁定范围一样，与低通滤波器的 RC无关 . 而且最大锁定范围与输入信号波形的占空比无关，并且压控振荡器的输出脉冲占空比为 50%,与输入信号的占空比没有关系。图 3-2 为 系统进入锁相状态时各引脚的典型波形。 其输出频率最大最小分别为： )PF32( 111m a x CRf（ 3-2） 0min f PF)50,110( 11 CMRK （ 3-3） 在 VDD=5V条件下，为了使输出频率最大 ,可取 R1=10K,C1=50PF， R2= ，此时 MHZf 8.0max 53。 图 3-2 锁定时各引脚波形图 3.1.2 可编程分频器及其频率控制的原理 nts第三章 数字式相移信号发生器的硬件设计 - 11 - 11 （ 1）可编程分频器 本系统的分频器是由 INTEL8254-2 可编程计数器完成的， INTEL8254-2可编程计数器内部有三个相互独立的 16 位的计数器，其计数速率可达到10MHz。一个具有三态双向的 8 位数据总线缓冲器为 8254 芯片提供与系统总线相接口的能力，它在读 /写逻辑的控制下接收来自系统总线的命令和数据，并将 8254的状态字送上系统总线。控制寄存器接收来自数据总线缓冲器中关于命令的数据，并暂存这些数据。命令的数据经内译码后产生整 个器件的控制信号，并设置每个计数器的工作方式。每一个计数器是完全独立的，并有各自独立的工作方式。 8254的内部功能通过系统软件的编程来确定。系统通过接口传送所要求的工作方式和数值来初始化计数器。每一个计数器都是独立地通过一个命令数据来编程。每个计数器有 6 种工作模式，本系统计数器 0、计数器 1 均采用工作方式 3，即方波发生器。当进入工作方式 3， GATE 为高电平并装入计数值 n后，若 n为偶数，则 OUTi端输出的周期为 n CLKi周期，占空比为 1：1的方波序列；若 n为奇数，则 OUTi端输出的周期为 n CLKi周期，占 空比为2 1/2 1 nn的近似方波序列。 （ 2） INTEL8254 初始输入基准 时钟 INTEL8254 的 初始输入 时钟信号 ，直 接取自单片机 AT89S52 的 ALE 引脚信号 ,其频率 为 单片机晶振频率 的六分之一 ，本系统的单片机用 11.0592MHz的晶振，所以输入到 INTEL8254 的 基准 时钟频率0f为 1.8432MHz。 单片机在访问（读或写）外部数据存储器或 I/O 时， ALE端不输出有效信号，也即跳过 一个 ALE 脉冲，若不进行补偿，则 ALE 的频率是 不稳定的。nts第三章 数字式相移信号发生器的硬件设计 - 12 - 12 为避免读写信号时出现的因少一个 ALE 脉冲所导致的时序错误，设计时将ALE 口输出的信号与读、写信号反相后的信号进行相或操作后再作为计数器INTEL8254的初始时钟信号，如图 3-3所示。图 3-4的时序分别为有一个 MOVX指令时 ALE、 RD时序和进行补偿后的时序图。 R DW R1A L E8 2 5 4 C L K 0图 3-3 时钟补偿电路原理图 A L EA L ER DR D图 3-4 读信号 ALE 时序及补偿后的 ALE 时序 （ 3）频率控制原理 输出信号的频率 控制主要通过对地址发生器扫描频率的改变来实现，其控制模块主要由计数器 INTEL8254、锁相环 CD4046 组成。其频率控制原理如 图 3-5所示。 nts第三章 数字式相移信号发生器的硬件设计 - 13 - 13 8 2 5 4 计 数 器 0M 分 频8 2 5 4 计 数 器 1N 分 频C D 4 0 4 6 锁 相 环L相位累加0f MNf 0A I NB I N图 3-5 系统频率控制原理 INTEL8254的第 0 个计数器接受初始时钟信号0f，通过 8254 计数器 0进行 M 分频后，其输出信号作为 CD4046 的信号输入 AIN，而 CD4046 的压控振荡器的输出端接入 INTEL8254 第 1 个计数器的时钟输入端，经过 N 分频后接到锁相环比较器输入端 BIN。当相位锁定时， CD4046 的压控振荡器的输出频率VCOf也就是倍频后输入 CD4040 计数器的时钟信号 ， 其频率值等于计数器 0的输出值与计数器 1 的分频值 N 的乘积 ,即 MNffVCO 0（ 3- 4） INTEL8254 计数器 1 的分频 值 N 则受 AT89S52 单片机控制。相位累加地址发生器 CD4040 对双口 RAM 扫描速度随VCOf的值改变而改变，从而 可以控制最终输出波形的频率值 。假定相位累加地址发生器相位字长为 L ，如图 3-5所示。则输出波形的频率可表示为： LMNfLff VCOOUT 0（ 3- 5） 由上式可知，要改变输出频率，则可通过改变分频值 M 、 N 和相位累加字长 L 。为了在软件设计宜实现，取 51200M ，因0f为 1.8432MHz，则经过计数器 0 分频后的输出频率为 36HZ，式（ 3-4）、（ 3-5）可分别表示为： nts第三章 数字式相移信号发生器的硬件设计 - 14 - 14 NfVCO 36 （ 3-6） 36 LNfOUT （ 3-7） 根据式（ 3-7），取 L 值为 360 时，最终输出频率为： 10NfOUT （ 3-8） 分频值 N 可取 2 65536 之间的任意自然数 ，因此输出频率最小可达0.1HZ 的步进。若需实现输出频率为 20KHz，由式（ 3-8）、（ 3-6）可知 5102N ，Hzf VCO 6102.7 ，显然不仅 8254 不能实现此分频系数，而且根据式（ 3-2），锁相环也不能锁住此频率。为能实现高频输出，在此采用分段设置相位累加器字长的方法，即在 2K 以下取 360L ， 2K 20K 范围取 36L 。 L 取 36 时： NfOUT （ 3-9） 当输出频率为 20KHz 时， 4102N ， HzfVCO 5102.7 ，两者均在可取范围之内，因此硬件上能实现此频率输出。 3.2 相位控制模块 的电路设计及实现 相位控制模块主要的硬件支持电路是两片双口 RAM 和相位累加地址发生器。双口 RAM 的型号是 IDT7132，主要作用是存储两路信号的波形数据并将某一时刻所需的波形数据送至 DAC转换电路。单片机根据键盘输入的相移值，向两块双口 RAM,按一定的算法写入波形数据 ,第一块存放基准波形数据，第二块存放的是移相后的波形数据。 nts第三章 数字式相移信号发生器的硬件设计 - 15 - 15 3.2.1 IDT7132 简介 IDT7132/SA是 IDT（ Integrated Device Technology,Inc.）公司生产的一种高速的 2K 8的双口静态 RAM,其功 能模块图如 图 3-6所示，该芯片与 TTL电路兼容，电源采用单电源 +5V 10%，而且功耗非常小，工作状态时典型值为 325mW,等待状态时仅为 5mW， 其一次读写数据时间 在 100ns 以下，最快可以达到 20ns， 本系统用的是 IDT7132SA35P,其一次读写数据时间 35ns。最突出的优点是， 由功能模块图可以看出双口 RAM 左右两边的数据线、地址线、控制线都是完全独立的。因此，相位累加地址发生器产生的地址扫描码及其数据信息与单片机向 RAM 写数据时的地址选通及其数据信息互不影响，不必另加其它的总线仲裁电路就能正常工作， 这为本系统功能的实现提供了很大的方便，其工作速度也满足了系统要求。 IDT7132 的引脚功能如下： C ELO ELA 0L A 1 0LI / O 0L I / O 7LB U S YLV C CG N DC ERR / WLR / WRA 0R A 1 0RI / O 0R I / O 7RB U S YRO ER左 片 选左 读 写 使 能左 输 出 使 能左 地 址 线左 数 据 线左 忙 标 志电 源地右 片 选右 读 写 使 能右 输 出 使 能右 地 址 线右 数 据 线右 忙 标 志nts第三章 数字式相移信号发生器的硬件设计 - 16 - 16 图 3-6 双口 RAM 功能模块图 3.2.2 相移工作原理 相位累加地址发生器主要有二进制计数器 CD4040 和 360 循环复位电路组成，其产生的脉冲作为双口 RAM 的输入，用于相位累加的扫描地址码。下面结合 图 2-5和图 3-7 介绍相移的实现原理。 (1) 360循环相位累加地址发生器由 12 位二进制计数器芯片 CD4040 和反馈复位电路完成。当计数器芯片 CD4040 接受来自 锁相环的倍频脉冲，使 其输出 Q12Q11Q10Q9Q8Q7Q6Q5Q4Q3Q2Q1=000101101000B=360 时复位到 000000000000B，以此作为两片存储有相位累加波形数据的双口 RAM 的扫描地址。自循环复位电路是通过一个四输入的与门芯片 74LS21 来实现的，当计数器计到 360时，其地址的二进制数为 000101101000B，可见第 8、 6、 5、 3位为“ 1”（高）电平，把这四个信号输入到四个输入端与门，经反相接到 CD4040的 RESET 引脚使其自复位，使 CD4040 重新从 0开始计 数。 (2) 工作时， AT89S52 单片机根据键盘输入的参数，选中第一个双口 RAMnts第三章 数字式相移信号发生器的硬件设计 - 17 - 17 （存储有基准 图 3-7 移相控制电路原理图 信号的波形数据）的 地址总线 AB2 和数据总线 DB2，并把要合成的波形的相应数据从双口 RAM 的“ 0”地址开始顺序写入到双口 RAM中。再选中第二个双口 RAM的地址总线 AB2 和数据总线 DB2,并把根据移相值经一定算法得到的相应波形的数据按一定的初始地址值输入到第二块双口 RAM中。值得说明的是：实现 2路相移信号的直接数字合成，有 2 种方案可供选择，一是 2 片双口 RAM存储的波形数据完全相同， 而寻址起始地址值根据移相值不同而不同，这就要求有 2 套可独立控制的相位累加地址发生器；二是 2 套双口 RAM 的相位累加地址发生器完全相同，而波形数据值根据移相值不同而不同。前者偏重于硬件，电路较为复杂，但软件则很简单；后者偏重于软件，硬件电路简单且可靠，但软件则大为复杂，尤其用汇编语言完成时工作量较大，算法也有很大的技巧性。综合考虑诸多因素，本系统选用了后者。 nts第三章 数字式相移信号发生器的硬件设计 - 18 - 18 两片双口 RAM 的地址总线 AB1 由同一相位累加地址发生器控制，两片双口 RAM的数据总线 DB1 的输出则分别送到各自所对应的数模转换器 AD7524，第一片 D/A输出基准信号的波形，第二片 D/A 输出相移信号的波形。 3.3 幅度控制模块的硬件设计及实现 本系统电压幅度的数字式控制是基于数模转换器件 DAC0832 而设计的，具体电路原理图如 图 3-8所示， DAC0832 是一个 8位的电流式的数模转换器，因此输出端还要接运算放大器，把电流信号转换为电压信号，再把负电压转换成所需的正电压输出。 为实现输出波形幅度的精确控制，设计时将 7815 稳压后的 +15V 电压经行分压处理，通过稳压二极管 LM431稳压和精密电阻调节所得到的 6.4V电压作为 DAC0832的参考电压。由图可知，经 DAC0832输出的电压为： 2564.6 nREF DV （ 3-10） （nD表示输入 DAC0832 的 8位二进制数） 此电压即为 AD7524 的参考电压。因此，改变nD也就改变了 AD7524 的参考电压，从而使输出电压幅度得以改变。从式（ 3-10）可看出，nD增加 1， REFV就增加 0.025V，因此nD增加 4，就实现了电压幅度 0.1V的步进。 VR E FD I 7 - D I 0I L EW R 1X f e rW R 2R f bIO U T 1IO U T 25 VP 0 . 0 - 0 . 7P 2 . 4C Snts第三章 数字式相移信号发生器的硬件设计 - 19 - 19 图 3-8 幅度控制原理图 3.4 双极性输出电路设计 本移相信号发生器信号输出为双极性输出，因此输出电路原理图如图 3-9所示。 在此采用 AD7524 模数转换芯片。 AD7524 的数据 建立时间为 170ns， 并具有数据锁存功能，属于通用型高速数模转换芯片，而且本系统输出信号的频率最高为 20KHz，因此满足要求。图中运算放大器为具有双极性工作电压的TL084。 5 VD I 7 - D I 0I L EC SW RR f bIO U T 1IO U T 2U 1R E FVR 1R 2R WA D 7 5 2 4D A C 0 8 3 2T L 0 8 2U图 3-9 模数转换及双极性输出原理图 由 图 可 得 ： URRWRRWVU REF 211（ 3-11） 256nREFDVU （ 3-12） REFV 为 DAC0832提供的参考电压， nD 输入的波形数据。由上两式可得： )1256(25612211 RRDRWVDVRRWRRWVU nREFnREFREF nts第三章 数字式相移信号发生器的硬件设计 - 20 - 20 （ 3-13） 取 21 2RR ，当 0 nD时，21 2 RRWVUREF ； 128 nD时， 01 U ； 256 nD时，21 2 RRWVUREF 。由上述分析可看出， nD取不同数据时（ 0 256），可得对称的双极性波形输出。再取 1RRW ，则式（ 3-13）可表示为： )11 2 8( 1 nREF DVU （ 3-14） 由上式可知，输出信号的幅度受 REFV 的改变而改变。 3.5 滤波器设计 输入 AD7524的波形数据是经量 化的离散数据，而 AD7524分辨率为 1/256，因此输出的波形具有非连续性，是阶梯状的。假设 AD7524的基准电压为 +5V，则每个阶梯幅度为 0.0195V。阶梯宽度为采样频率的倒数。这相当于给输出波形叠加了高频干扰，为确保产生波形的质量，减少波形失真度，使输出波形光滑，须用低通滤波器把高频分量滤掉。在此采用自动线性跟踪Butterworth有源滤波器 35。图 3-10为一常见的二阶有源低通滤波器， 1RF 2RF1R 2R1C2C oUiU+ 1 5 V- 1 5 V图 3-10 有源二阶低通滤波器原理图 nts第三章 数字式相移信号发生器的硬件设计 - 21 - 21 其传递 函数为： 20022002121120222122121021)111(/)( SSKCCRRSCRKCRCRSCCRRKsH （ 3-15） 式中0K为电路直流增益， 为电路阻尼率，00 2 f 为电路固有频率，分别为： 120 /1 RFRFK （ 3-16） 1221022112112 )1(21 CR CRKCR CRCR CR （ 3-17） 21210 /1 CCRR（ 3-18） 以 jS 代入（ 3-15）式，求得其幅频特性： 2220202220200)2()1()2()()( KKjH （ 3-19） 式中00 / ff 为频率比， 1 时的频率称为截止频率。 由式（ 3-19）可得，当 2/1 时，其幅频特性最为平坦。当各种信号频率小于滤波器截止频率时，才能“无失真”地传输，也即幅度不会放大或衰减。当 CCC 21 ， RFRFRF 21 ，即 20 K时，由式 3-16、 17、 18 有： 12 /21 RR（ 3-20） nts第三章 数字式相移信号发生器的硬件设计 - 22 - 22 210 21RRCf （ 3-21） 令 （ 3-20）式 2/1 ，得 RRR 22 12 ，则有： CRf 2210 （ 3-22） 由上式可知，当 C 为定值时，电路截止频率0f与 R 成反比。因此只要电阻按 RRR 22 12 的比例关系线性改变，即可实现滤波器截止频率的线性跟踪的目的。 + 15 V- 15 V1R4R3R2R8R7R6R5Rx 0x 4x 2x 1y 0y 3y 2y 1oUiU2C1C2RF1RFC D 4 0 5 2图 3-11 程控有源二阶低通滤波器原理图 考虑到此移相信号发生器输出波形频率范围宽的特点，只设计一个截止频率的低通滤波器难以实现理想的滤波效果，而应该设计多个截止频率的滤波系统。为了使用方便，将此 滤波器设计成程控滤波器的形式。程序设计时将输出频率范围划分为 4 个频段，通过 I/O 控制双路开关 CD4052 来选择不同的电路，从而改变二阶低通 Butterworth 滤波器的截止频率。其原理如图 3-11nts第三章 数字式相移信号发生器的硬件设计 - 23 - 23 所示。 虽然阶梯波通过低通滤波器后能变成“光滑”的波形，特别是正弦波。但对于方波、锯齿波而言，通过滤波后会在边沿处的幅度衰减，从而使输出幅度控制难以实现，并且波形也会发生畸变，因此设计时，并没有将锯齿波通过滤波器，而是直接输出；方波则是通过比较器电路进行了整形，其 VPP始终为 5V。 3.6 人机对话模块 从系统要求 实现的功能看，需要 20 个按键，如果真接用单片机 I/O 口将会浪费 I/O口资源，若采用 8279芯片，则会使系统电路更趋复杂。因此，系统的人机对话模块使用了键盘 /显示采用 HD7279A54，它 是一种管理键盘和LED 显示器的专用智能控制芯片。它能对 8 位共阴极 LED 显示 器或 64 个 LED发光管进行管理和驱动，同时能对多达 88 的键盘矩阵的按键情况进行监视，其内部含有译码器，有两种译码方式，可直接接受 16进制码 ， 具有消隐、闪烁、左移、右移、段寻址等多种控制指令， 并 具有自动消除键抖动并识别按键代码的功能，从而可以提高 CPU 工作的效率。 HD7279A 片内具有驱动电路，它可以直接驱动 1 英吋及以下的 LED 数码管， 与 微处理器之间采用串行接口，其接口电路和外围电路简单 可靠 ，占用口线少，加之它具有较高的性能价格比，因此，在微型控制器、智能 仪表、控制面板和家用电器等领域中日益获得广泛的应用。 HD7279A指令系统由 6 条纯指令、 7条带数据指令和 1条读键盘指令组成。这里对编程中用到的一些指令作介绍。 nts第三章 数字式相移信号发生器的硬件设计 - 24 - 24 1 纯指令 （ 1） 复位指令。指令代码为 A4H，其功能为清除所有显示，包括字符消隐属性和闪烁属性。 （ 2） 测试指令。指令代码为 BFH，其功 能为将所有的 LED点亮并闪烁，可用于自检。 2 带数据 的 指 令（ 由双字节组成 ） （ 1） 按方式 0译码下载指令 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 1 0 0 0 0 a2 a1 a0 DP X X X d3 d2 d1 d0 X X：无影响 第 1 字节为指令，其中 a2,a1,a0 代表显示位地址： a2,a1,a0 7 6 5 4 3 2 1 0 显 示 位 8 7 6 5 4 3 2 1 显示位 8为最高位。 第 2字节为显示内容，其中 DP为 小数点控制位，DP=1，小数点显示； DP=0，小数点熄灭。 d3 d2 d1 d0 为数据，按方式 0译码时数据和显示的关系如下： d3d2d1d0 00H 01H 02H 03H 04H 05H 06HH 07H 08H 09H 0AH 0BH 0CH 0DH 0EH 0FH nts第三章 数字式相移信号发生器的硬件设计 - 25 - 25 显示内容 0 1 2 3 4 5 6 7 8 9 - E H L P 空 （ 2） 按方式 1译码下载指令 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 1 1 0 0 1 a2 a1 a0 DP X X X d3 d2 d1 d0 该指令和按方式 0 译码下载指令的含义基本相同。按方式 1 译码时数据和显示的关系如下： d3d2d1d0 00H 01H 02H 03H 04H 05H 06HH 07H 08H 09H 0AH 0BH 0CH 0DH 0EH 0FH 显示内容 0 1 2 3 4 5 6 7 8 9 A B C D E F （ 3） 不译码下载指令 1 0 0 2 0 a2 a1 a0 DP A B C D E F G a2 a1 a0仍为位地址，第 2字节仍为显示内容，其中 DP和 A G 分别代表小数点和 LED显示器的 7段，相应位为 1 时，该段点亮；为 0 时，该段熄灭。 （ 4） 闪烁控制指令 1 0 0 0 1 0 0 0 d8 d7
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
|
2:不支持迅雷下载,请使用浏览器下载
3:不支持QQ浏览器下载,请用其他浏览器
4:下载后的文档和图纸-无水印
5:文档经过压缩，下载后原文更清晰
|
川公网安备: 51019002004831号