MC68HC11F1l中文翻译资料.doc

MC68HC11F1l中文翻译资料资源：1512B EEPROM2.1024 RAM3.非复用的地址线和数据线4.增强的16位定时器5.3路捕捉输入通道6.4路输出比较通道7.外加一路通道作为第4路输入或第5路输出8. 8位脉冲蓄电池9.实时中断电路10.看门狗11.增强的异步非归零(NRZ)码串行通信接口(SCI)12.增强型同步串行外设接口(SPI)13.8通道A/D转换器14.四片选信号输出,具有可编程时钟伸展 -两个I/O片选 -一个可编程片选 -一个通用片选 15.68针的PLCC和80针的QFP封装引脚说明： 1. VDD和VSS5V工作电压,旁路电容使供电更稳定2. Reset (pin50) 低电平控制信号,内部时钟监视器或看门狗都可以导致复位,外部则通过外部RC电路产生一个大于两个时钟周期的上电电平来产生3. E-Clock Output(E-pin34) 输出时钟信号,从E输出的信号作为一个时钟基准,频率是EXTAL脚输入的1/4.一个内部进程发生时,E脚将输出低电平.当为高电平时,数据正在被访问.当MCU牌停止模式时所有的时钟都会被停止.单芯片模式下,关闭E脚以减少低频干扰. 4. crystal Driver and External Clock Input (XTAL,EXTAL)这两个引脚提供了无论是晶振或CMOS兼容的时钟去控制内部的时钟发生电路，无论是晶振或CMOS兼容的时钟都可以使用。由此产生的的时钟频率是输入的1/4.在有外部时钟接到EXTAL脚时,XTAL通常是悬空的.然而,用10K到100K的负载电阻连接到地可以减小低频干扰噪声.XTAL的输出通常用来驱动一个晶振,XTAL输出可以作为一个高阻抗的缓冲,也可以用于驱动另一个EXTAL输入的M68HC11设备.参考图2-65. Four Times E-Clock Frequency Output提供额外的4倍时钟周期,可直接驱动另一个M68HC11的EXTAL引脚.(参考 图2-7)4XOUT在上电复位后可以使用,在清寄存OPT2的CLK4X位时被禁止. 6. 中断请求(IRQ) 通过IRQ向CPU生产一个异步中断请求,无论是固下降沿或低电平触发的,都对寄存器OPTION中的IRQE置位.IRQ默认配置为低电平触发.当IRQ被用于一个线或的情况下,通常连接一个4.7K的上拉电阻到VDD.参考SECTION 5 RESETS AND INTERRUPTS.7. 非屏蔽中断(XIRQ)XIRQ在复位初始化后提供一种非屏蔽中断请求手段,在复位时,任务何中断屏蔽都会导致条件码寄存器(CCR)的X位被置位,直到软件修改.因为XIRQ是级别敏感的,它可以通过一个上拉电阻到VDD连接到一个多远元的线或网络,XIRQ通常用于电源漏电检测中断.无论何时,当XIRQ或IRQ用于多个IRQ中断源的时候(IRQ必需配置成级别敏感),第个中断源必需用一个开漏的驱驱来驱动中断输入,从而避免在输出的时候连接上.应该有一个单一的上拉电阻在MCU的中断输入引脚 (通常为4.7K),必需有一套机制,使中断源的中断线保持低电平,直到MCU接受了并回复应该中断请求.,如果一个或多个中断源在向MCU申请中断服务请求后依然挂起,中断线将会仍然被保持低电平,一旦CCR的掩膜位被清后(通常是在中断返回后),MCU将会再次被中断.8. MODA and MODB (MODA/LIR AND MODB/Vstby)复位期间,MODA和MODB被设置成4种操作模式中的一种.操作模式被设定后,LIR脚提供一个开漏输出以表明指令正在执行.LIR脚只用于线与操作(只有拉低).在每条指令执行时出现一系列的时钟周期.LIR信号在执行每一个指令的第一个时钟周期时被打断.这个输出为程序调试的时候提供.Vstby用于为RAM输入备用电源,MCU由VDD供电,除非Vstby和VDD间的电压差值大于0.7V.当这个电压差超过0.7V时,768字节的内部RAM和复位逻辑的一部份由Vstby供电,而不是VDD.9. Vrh 和Vrl 这些引脚用于为模数转换器提供参考电压.使用旁路电容可以减小这些信号的噪声.任何在Vrh和Vrl引脚上的噪声都会直接影响A/D的精度.当为逻辑电平0时表明正在进行写操作,任何外部设备都不应该10. R/W用于扩展和测试模式,R/W表明了外部数据总线的传输方向.当为逻辑电平1时表明,正在进行读操作.,任何外部设备都不能驱动总线为数据总线.时钟可以用于在读总线周期的后半周使外部设备驱动数据到总线上.R/W可以用于控制数据的传输方向.R/W为低时,数据被写到外部数据总线.连续在数据总线数据写入时,R/W会仍处于低电平,例如发生双字节存储.11. Port Signals 端口信号. MC68HC11F1的54针安排了6组8位的接口:A,B,C,D,E,F,G.还有一组6位的接口D.这7组接口的功能,取决于其外围接口或者操作模式的设定.注:B,C,F的I/O功能只有在单芯片和引导模式下才可用.A,C,D,G是准双向接口.B和F只作输出端口.E只作输入端口. 12. Port A Port A是有数据寄存器PORTA和数据方向寄存器DDRA的8位通用I/O口.Port A引脚与16位定时器系统共享功能.PORTA在任何时候都可以进行读操作. Inputs return the pin level; outputs return the pin driver input level.输入返回引脚状态,输出返回引脚的驱动输入状态.当进行写操作时,PORTA将会存储在内部的数据锁存器中.该驱动仅当它们被配置为输出引脚.当配置为定时器输出比较引脚时,对PORTA进行写操作不会改变引脚的状态.复位后,PORTA的引脚则为通用的高阻抗输入.当相关引脚的定时器功能被禁止后,DDRA上相应的位会管理相关I/O的状态.13. PORTB PORTB是一个8位的只输出接口.在单芯片模式下,该接口是一个通用输出引脚,在扩展模式下,B接口作为地址线的高8位.B接口可在任何情况下进行读操作,读操作时将返回引脚的输入准状态.如果被写,数据则会存储到内部的锁存器中.引脚在单芯片或引导模式下使用.在扩展模式下,B接口被用作地址线的高8位输出.14. PORTC C接口是一组拥有数据寄存器PORTC和数据方向寄存器DDRC的一个8位通用的I/O口在单芯片模式下,C接口是一组通用IO口,扩展模式下,将会被设置成数据总线.PORTC可以任何时候读取,输入返回引脚状态,输出返回引脚的输入状态.当PORTC被写时,数据将会储存在内部锁存器中.引脚只有在被设置成单芯片或引导模式下可用,C接口在单芯片模式或引导模式下的复位后,默认作为通用输入口扩展模式和测试模式下,这些引脚作为数据线.OPT2寄存器中的控制位CWOM会禁止C接口的P通道输出,设置CWOM将会引起C接口成为一个适合线与操作的开漏型的输出接口.在线与模式下,(PORTC的处于逻辑电平0),引脚将由N 沟道驱动为低.当一个C接口位处于逻辑低电平,相关的引脚都会处于高阻抗状态,无论是N沟道还是P沟道.通常在外部会有一个上拉电阻以便于驱动开漏设备.C接口只有在MCU处于单芯片或引导模式下才能设置成线与操作. 15. PORTD接口D是一个通用的6位IO接口,有一个数据寄存器PORTD和一个数据方向寄存器DDRD.6条线可以用于通用I/O,用于串行通信接口和串行外接口.PORTD可在任何时候读取,输入返回引脚状态,输出返回引脚驱动输入状态.如果需 要对PORTD进行写操作,数据将会存储在内部锁存器中且只有在D接口设置用于通用输出.在SPCR中的DWOM控制位可以禁止D口的P沟道输出.由于N沟道不受DWOM控制,DWOM置1可将D接口变成一个适合线或操作的开漏型输出.在 线或 模式下,(PORTD各个位处于逻辑0),引脚让N沟道驱动为低.当D接口中某一位处于逻辑1时,相关的引脚将处于高阻抗状态,无论是N沟道还是P沟道都将激活.通常会外部一个上拉电阻以便于驱动开漏设备.D接口可以任意工作模式下设置成 线或16. PORT EE接口是一个只输入的8位接口,同样也可以用于输入模拟量用于模数转换器.E接口引脚不用于A/D系统时可用于普通的输入口.然而, 在A/D转换期间,PORTE不能进行读操作. 17. PORT FF口为一8位只输出接口,在单芯片模式下,F的引脚是通用输出引脚,在扩展模式下,F接口作为低位的地址线输出.18. PORT GG接口是一个通用8位I/O.4 个片选信号作为G接口各位的交错功能.PORTG可任何时候读取.输入返回引脚状态,输出返回引脚驱动的输入状态.当PORTG在写的时候,数据将存储在内部锁存器中.该驱动只对相应的引脚设置为输出引.OPT2中的GWOM控制位禁止G接口的P沟道驱动输出.由于N沟道的驱动不受GWOM影响,对GWOM置1可将G口变成一个适合线或操作的开漏输出接口.在线或模式中,(PORTG各位处于逻辑0),引脚被N沟道驱动器拉低.当某一个G的位处于逻辑1时,相关的位将处于高阻抗状态,无论N沟道还是P沟道都将被激活.通常会有一个上拉电阻以便于驱动开漏设备.G口在任意模式下都可以设置成线或操作模式.CPU控制寄存器.1,累加器A.B累加器A和B是用于装算术运算的操作数和结果的通用8位寄存器.在一些指令中,这两个寄存器将当成一个双字节的累加器D,虽然多数年指令可以交替地使用累加器A和B.以下情况例外:ABX和ABY指令加8位累加器B的内容到16位寄存器X或Y,但没有等效的指令可以用A代替BTAP和TPA指令从累加器A传送数据到条件码寄存器,或者从条件码寄存器到累加器A,然而,没有等效的指令可以用代替A十进制调整累加器A(DDA)指令用在二进制编码(BCD)算术运算后.但没有等效的BCD指令去调整累加器B.加减法,比较指令相关的A和B(ABA,SBA,CBA)只在一个方向运行,使得确保正确的操作在正确的累加器中显得十得分重2.索引寄存器IX IX提供了一个可以加上8位偏移量的16位的索引值,即一个有效地址.IX同时也可以作为一个计数器或者一个暂时的存储寄存器.3. 索引寄存器IY 16位IY寄存器在执行索引功能时类似于IX寄存器.然而,大多数指令在使用IY去申请一个额外的机器码字节和一个额外的执行周期,因为because of the way the opcode map is implemented4.栈指针SP MC68HC11的CPU有一个自动的程序堆栈.该栈可以在地址空任何处查找得到,一般情况下SP的第一次初始化是一个应用程序的第一条指令做的.栈被设置为一个自高向低增长的数据结构.每当有一个新的字节被压入栈,SP都会自动地减1 .每次有一个字节的数据弹出,SP都会自动地加1 .在任何特定的时间里,SP都会指向下一个16位栈地址.当一个子程序跳转到另一个子程序或分支的指令,该指令后JSR或BSR的地址会自动压入堆栈,由最低的字节开始.当子程序完成后,从子程序(RTS)指令执行后返回,RTS弹出栈后从栈返回地址,并且加载到程序计数器中,从返回的地址中开始执行上一次的任务.当中断被认可后,当前的指令会先执行完,返回地址(程序计数器PC的当前值)会被压入栈.所有的CPU寄存器会被压入栈中,同时执行中断向量表中指定的中断地址.在中断服务程序结束时,将会执行一条RTI指令.RTI指令将会导致栈中保存的寄存器状态以相反的顺序弹出栈.再恢复执行程序的返回地址.有些指令会将A或B累加器和X,Y索引寄存器压栈出栈.这些指令通常用于保护程序内容.例如,当进入一个子程序时用到累加器A,则将A累加器入栈,在离开子程序时再把累加器A弹出栈,确保寄存器的肉容在子程序返回时与刚开始子程序时保持一致.5.中断屏蔽I中断请求屏蔽位I是全局屏蔽的,可以禁止所有可屏蔽源的中断源.当置位I时,中断可以挂起,但CPU将会不停的执行中断操作直到I被清.在复位后,I默认设置1,且只能通过软件指令来清零.当寄存器被入栈后I会被置位,在中断向量表被读取前, 中断才被认可.中断服务结束后,一个从中断中返回的中断返回指令将会被执行,将存储的寄存器值再次写入寄存器中.通常,I位在中断返回被执行后变成0.尽管I可以不在中断服务子程序中清零,但在中断嵌套这种情况下应该采用在中断报务程序中清零这种机制.6.Half Carry(H)进位.在逻辑算术运算中的一个ADD,ABA,ak ADC指令时,发生第3第4 位间的进位,将会对H的置位.否则,H为零,该位用于BCD码操作中.7.X Interrupt Mask(X)非屏蔽中断. 该位禁止从XIRQ脚引入的中断.在复位后,X位默认置1且必须通过软件清零.X和I在寄存器入栈后置1,但在中断向量表读取之前,XIRQ被认可.在中断服务程序之后,执行一条RTI返回指令,重新装载寄存器原本的状态值.X中断屏蔽位中能由硬件置位(REST或XIRQ).由程序指令清零(TAP,相关的A位为0,或者RTI,其中第6位的值加载到从栈中清零的CCR).硬件对清X无动作.8.停止禁止STOP Disable(S) 对S置位可阻止STOP指令将MC68HC11进入一个低电停止条件.当CPU遇到一个STOP指令,而S置位时,它将被视为一个无操作指令(NOP),并继续处理下一条指令.S通过复位置位-STOP默认禁止.9.数据类型10.操作码和操作数11.寻址方式1).立即数寻址2).直接寻址3).扩展寻址有效地址跟在操作码后包含的两个字节.4).索引寻址5)固有寻址6).相对寻址4种操作模式和片上内存.1. 操作模式在复位期间,MODB与MODA的输入值决定了工作模式.单芯片模式与扩展模式为正常模式.单芯片模式下板上的资源都可用.扩展模式,只允许访问外部存储器或外围设备.各个正常模式均有一个特殊模式配对.引导模式,单芯片模式的变化,从内部引导ROM中执行引导程序.测试模式允许访问内资源.1.1 单芯片模式在该模式中,MC68HC11F1无外部地址线或数据线.B C F用作通用I/O口. 1.2 扩展模式 该模式下,MCU可以寻达64K字节的物理空间.该物理地址空间包括片内地址空间,另外是外部存储和总线设备.扩展总线由B C F 和R/W信号构成.扩展模式中,高字节的地址位由B输出,低字节的地址位由F,数据总线则由C. R/W引脚表明在C口的数据传输方向.1.3 测试模式 是扩展模式的变化,主要用于摩托罗拉公司的内部生产测试.但是它也可以用于编程寄存器CONFIG,在EEPROM中进行编程数据校验,仿真和调试,支持过程在线开发.1.4 引导模式 是单芯片模式的特殊变化.引导模式允许特殊的程序进入到内部RAM.在复位时,启动模式被选择,一小段的引导ROM将会成为内存映射.复位和中断向量表可以在引导ROM的$BFC0$BFFF中查找得到.MCU获得复位向量后,执行引导装载程序.引导ROM包含一个小程序的初始化SCI和允许用户下载高达1024个字节的程序到片上的RAM.在4个时钟周期后,或收到地址符号$03FF后,控制程序下载到$0000处,使用SCI的TxD进行传输时一个外部上拉电阻.,因为D接口用于引导程序装载时被设置为 线或 操作.在自举模式下,中断向量表指向RAM.这样就允许通过跳转表来使用中断. 1.5 片上存储 MC68HC11F1包含1024个字节的片上RAM的512字节的EEPROM.在引导ROM中占用了256个字节.寄存器CONFIG作为一个单独的EPROM的字节.1.6 Mapping Allocations 1.7 RAM 68HC11单片机有用于存储程序执行期间的指令,变量,和暂时性的数据.对INIT写一个特定的值后,RAM可以放置在64K空间前4K的任意地址处. RAM复位后最初设置在地址为$0000的存映射上. 直接寻址模式可以使用一个字节的操作数进入RAM的前256个地址.直接寻址模式节省左程序内存空间和执行时间.片上的RAM为全静态的内存.RAM的内容可以通过两种方法之一保存在闲置期间的处理器,两者都可以减小电力消耗.软件的STOP模式下,MCU的时钟被停止,但MCU依然从VDD处获得 电源.供电电源正比于CMOS集成电路的工作频率,当时钟停止时,漏电量会很少.这两个因素都会减少MCU在停止模式下的电量消耗. 可以通过关闭VDD来减少电量消耗到一个最小值,引脚可以从一个电池备份或都第二电源中向RAM供电.虽然这个办法需 要外围电路,但是去十分的有效. 1.8 程序引导ROM 在自举模式中,程序引导ROM的地址激活在$BF00$BFFF,在ROM处取得复位向量表后,MCU开始执行程序引导固件.正常模式下,程序引导ROM将会被禁止.1.9 EEPROM MC68HC11F1包含一个512B的EEPROM.其默认的位置为$FE00$FFFF.可以通过写CONFIG中的EE3:0来确定其它的位置.单芯片模式和自举模式中,EEPROM强制位于默认位置.在这些模式中,EEPROM不能被重映射.在测试模式中,EEPROM最初被禁止使用.1.10 寄存器Registers 表4-1中,是一些寄存器和其控制位的摘要,在按上升的次充显示了96字节的寄存器块当中的各个寄存器.显示为默认的块地址($1000$105F),当然,这些寄存器块可以通过寄存器INIT重映射在$X000$X05F的页地址上. 1.11 System Initialization系统初始化 控制寄存器和位的初始化保护MCU的基本操作不受特殊情况的写入.以下的列表清单寄存器在复位后的64周期内只能写一次,之后才能再次写. 1.12 模式选择 四种模式的选择取决于RESET上升沿时MODA和MODB引脚的逻辑电平. MODA和MODB的逻辑电平决定了HPRIO中SMOD和MDA位的控制状态. 复位释放后,模式选择引脚不再影响MCU的操作模式.单芯片的操作模式中,MO