VIVADO中debug用法.doc_第1页
VIVADO中debug用法.doc_第2页
VIVADO中debug用法.doc_第3页
VIVADO中debug用法.doc_第4页
VIVADO中debug用法.doc_第5页
免费预览已结束，剩余8页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

VIVADO 中 debug用法VIVADO中debug用法 VIVADO和ISE相比ChipScope已经大幅改变，很多人都不习惯。在ISE中称为ChipScope而VIVADO中就称为in system debug。下面就介绍VIVADO中如何使用debug工具。Debug分为3个阶段1. 探测信号：在设计中标志想要查看的信号2. 布局布线：给包含了debug IP的设计布局布线3. 分析：上板看信号一 探测信号 探测信号有2种方法一种是直接在HDL源代码中用（*mark_debug = “true”*）标识出要探测的信号 另一种是 在综合过后的网表文件中添加标志。1 .在HDL源代码中添加标志然后点击 open Synthesized Design然后点击Tools- Set Up Debug点击 Next点击 Add/Remove Nets点击find会出来所有信号。如果需要添加debug的信号，从左边框中选择所需信号，点击按钮加到右边来。如果需要去除不需要的debug信号，从右边框中选择所需信号，点击按钮就去除了。选好信号之后，在右下角点击Ok按钮。在此框中为所有debug信号选择时钟域，选择debug信号，右键选择Select Clock Domain。注意每一个时钟域对应一个单独的ILA 2.0core。在此框中选择所需时钟，点击ok点击next然后继续下面的Implement 流程点击Save保存修改后的工程后面像以前一样等工程跑结束。2.在网表文件中添加标志网表文件添加标志，第一步也是打开综合后设计。如下图所示第二步是打开debug窗口Open synthesized Design之后，有2种方法来标志debug信号(1) 第一种方法是在Netlist窗口中选择信号，右键点击Mark Debug(2) 第二种方法是在Tools中选择Setup Debug 推荐使用此方法然后和前面一样继续跑工程。二 上板调试上板的时候选择Open hardware session ,然后Open a new hardware target选择next选择next选择Next选择FPGA来配置文件注意移到另一台电脑看debug信号时，必须将debug_nets.ltx 文件和bit文件一起移过去。如下图红框所示如果需要设置触发条件，选择Windows Debug Probes在Debug Probe窗口中选择需要设置
人人文库> 全部分类> 教育资料 > 中学教育

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论