数字电子技术基础_预热试卷A.doc

数字电子技术基础期末考试试卷(A卷) 考前预热班级:_学号:_姓名:_得分:_题号一二三四五六七八九十成绩复核得分阅卷题目部分，(卷面共有17题,100.0分,各大题标有题量和总分)一、单项选择题(3小题,共6.0分)1组合逻辑电路消除竞争冒险的方法有。A、修改逻辑设计 B、在输出端接入滤波电容C、后级加缓冲电路 D、屏蔽输入信号的尖峰干扰2某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ，数据从输入端到达输出端被延迟多长时间？A、128s B、256s C、512s D、1024s3用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ ）个触发器。A、2 B、6 C、7 D、8 E.10二、判断题(1小题,共1.0分)1掺杂半导体因含有杂质，所以在制造半导体器件时是没有用处的。（ ）三、填空题(2小题,共2.0分)1将模拟信号转换为数字信号应采用（ ）转换器。将数字转换成为模拟信号应采用 （ ）转换器2某EPROM有8位数据线，13位地址线，则其存储容量为（ ）。四、简答题(1小题,共5.0分)1格雷码的特点是什么？为什么说它是可靠性代码？五、解答题(10小题,共86.0分)1试绘出下图电路的高电平输出特性和低电平输出特性。已知，。OC门截止时输出管的漏电流。时OC门输出管饱和导通，在的范围内导通内阻小于20。2在图（a）、（b）两个电路中，试计算当输入端分别接0V、5V和悬空时输出电压的数值，并指出三极管工作在什么状态。假定三极管导通以后，电路参数如图中所注。3已知A、B的波形,画出下图中各门电路的输出波形 。4试用“与-非”、 “与-或”门及“异或”门设计一个可控变换器 ，设计要求为：当控制端K=1时，将输入三位二进制码变换成三位格雷码输出：当K=0时，将输入三位格雷码变换成三位二进制码输出。5分析图所示由74LS161构成的电路。(1)画出完整的状态转换图。(2)QD相对于CP是几分频，QD的占空比是多少？6TTL电路组成的同步时序电路如图所示。1.试分析图中虚线框内电路，画出、波形，并说明虚线框内电路的逻辑功能。2.若把电路中的Z输出和各触发器的置零端连接在一起，试说明当为110时，整个电路的逻辑功能是什么？7将下列二进制数转换为八进制数(1)(10111101)2 (2)(0.11011)2 (3)(1101011.1101)28设维持阻塞D触发器的初始状态为0，CP、D信号如图题所示，试画出触发器Q端的波形。9试用两个4位数值比较器组成三个数的判断电路。要求能够判别三个4位二进制数A(a3a2a1a0)、B(b3b2b1b0)、C(c3c2c1c0)是否相等、A是否最大、A是否最小，并分别给出“三个数相等”、“A最大”、“A最小”的输出信号。可以附加必要的门电路。10设计一个多功能组合逻辑电路，实现表所列逻辑功能。表中：C1、C0为功能选择输入信号；A、B为输入变量；F为输出。（1）列出真值表，写出F的表达式；（2）用八选一数据选择器和门电路实现。答案部分，(卷面共有17题,100.0分,各大题标有题量和总分)一、单项选择题(3小题,共6.0分)1A2A3D二、判断题(1小题,共1.0分)1错三、填空题(2小题,共2.0分)1模数， 数模 22132位四、简答题(1小题,共5.0分)1格雷码的任意两组相邻代码之间只有一位不同，其余各位都相同，它是一种循环码。这个特性使它在形成和传输过程中可能引起的错误较少，因此称之为可靠性代码。五、解答题(10小题,共86.0分)1输入高电平时 。当时，如图A所示。输入低电平时 。2解（a）当输入端悬空时，三极管处于截止状态，。当输入端接时，可利用戴维宁定理将接至基极与发射极间的外电路化简为由等效电压和等效电阻串联的单回路，如图（a）所示。其中（a）， 若，则，故三极管处于截止状态，。若，则，而临界饱和基极电流，可见，三极管处于饱和导通状态，。（b）当输入端悬空时，用戴维宁定理可将接至基极与发射极间的外电路等效地化成由和串联的单回路，如图（b）所示。其中(b)，。所以。而，故三极管处于饱和导通状态，。当输入端接有时，仍将接到基极与发射极间的外电路简化为与串联的形式，如图（c）所示。其中(c)， 若，则三极管截止，。若，则，。可见三极管饱和导通，。3解:4解：令三位二进制码为A，B,C三位格雷码为W，X,Y在K控制下，列真值表，可得：W X YA B C0 0 00 0 00 0 1 0 0 10 1 10 1 00 1 00 1 11 1 01 0 01 1 11 0 11 0 11 1 01 0 01 1 1 A B CW X Y0 0 0 0 0 00 0 10 0 10 1 00 1 10 1 10 1 01 0 01 1 01 0 11 1 11 1 01 0 11 1 11 0 0 K=1 三位二进制码转换成格雷码K=0三位格雷码转换成三位二进制码K=1时，三位二进制码三位格雷码得：=0时，三位格雷码三位二进制码得：综合后有电路图为:5(1)状态转换图如下图所示。(2)QD相对于CP是10分频，QD的占空比是50%。6解：1.每级触发器的状态方程经分析后，其状态转换图为：000001010011100 电路是一个同步五进制可以自启动的加法计数器。（未画出无效态）2.,当时，,当出现011状态时，使计数器的状态清0，故此种情况下，整个电路功能为一个三进制加法计数器。7(1) (275)8 (2) (0.66)8 (3) (153.64)88 Q端的波形见图解。 9 10(1）该组合逻辑电路有4个输入：C1、C0、A和B，输出为F。列出真值表，如表所列。卡诺图如图所示，化简得F=（2）八选一数据选择器有3个选择输入变量