0114、PLL电路的研究及在信号产生中的应用论文资料
收藏
资源目录
压缩包内文档预览：(预览前20页/共39页)
编号：550721
类型：共享资源
大小：579.45KB
格式：RAR
上传时间：2015-12-06
上传人：QQ28****1120
认证信息
个人认证
孙**（实名认证）
辽宁
IP属地：辽宁
6
积分
- 关 键 词：
-
毕业设计论文
- 资源描述：
-
0114、PLL电路的研究及在信号产生中的应用论文资料,毕业设计论文
- 内容简介：
-
Tianjin University of Technology and Education 毕 业 论 文 nts 天津工程师范学院本科生毕业设计 PLL电路的研究及在信号产生中的应用 Research of PLL electric circuit and application in the signal-generating nts摘 要 摘要： 随着科学技术的发展，锁相环 PLL是自动频率控制和自动相位控制技术的融合。 鉴于其在 通讯、航海、军事等发面的广泛应用，研究锁相环电路的特性有助于了解和提高锁相环电路的性能指标，使其在各领域得到更为广泛的应用和推广，其 具有很强的实际应用价值。 本设计基于数字锁相环式频率合成技术 ,采用 AT89S52单片机完成电压控制LC振荡器的控制。可控制单片机改变频率，步进为 100KHz；可实时测量压控振荡器输出频率、输出电压峰 峰值，并用数码管显示器显示；在输出负载为容性阻抗时，用一个串联谐振回路提高其输出功率；采用了交流电压反馈和 AGC电路来稳定输出电压；末级功放选用三极管 2SC2668，使其工作在丙类 放大状态，提高了放大器的效率；输出正弦波比较稳定，没有明显失真；输出频率稳定度达到 10-3；输出功率 20mW；输出电压可稳定在 1V 0.1V。 关键词 ： 锁相环；压控振荡器；频率测量；信号产生；单片机ntsABSTRACT Abstract: Along with the science technical development, lock mutually the wreath PLL is mutually automatic frequency control and auto control technical fusion. Owing to it is in the hair noodleses, such as communication, voyage and military.etc. of extensive applied. The research lock mutually the characteristic of wreath electric circuit help understanding and exaltation to lock mutually the function index sign of wreath electric circuit, Make it get more extensive application and expansion in each realm, it has very strongly physically applied value. The system adopting AT89S52 to design the VCO is based on the digital frequency synthesize technical .The digital PLL principle is used and the control of the core chip MC145163 is accomplished by AT89S52. It can automatically change and measure the frequency of VCO with a step of 100 kHz and VP-P and display it by LED .Meantime it realizes the functions of expanding the frequency, which make more practical. The design is program with AT89S52 . It is proved to be well functioning, the output frequency is stable and the power of is over 20mW, and the capability indexes are also good after testing. Key Words： PLL;voltage controlled oscillator; frequency measure; signal-generating; SMCU nts目 录 引言 .错误 !未定义书签。 2 系统组成 . 3 3 方案论证与比较 . 4 3.1 压控振荡器方案论证与选择 . 4 3.2 频率合成器的设计方案论证与选择 . 4 3.3 控制模块的设计方案论证与选择 . 5 3.4 电源方案的选择 . 5 4 锁相环 . 7 4.1 锁相环的概念 . 7 4.2 锁相环基本框图 . 7 4.3 鉴相器的时序图 . 8 4.4 捕捉带与通频带 . 9 5 单元电路的设计 . 10 5.1 压控振荡器 . 10 5.1.1 压控振荡器 MC1648 . 11 5.1.2 压控振荡电路设计 . 11 5.1.3变容二级管与开关二级管切换电路 . 12 5.2 锁相环式频率合成器的设计 . 12 5.2.1 锁相环控制电路设计 . 12 5.2.2 MC145163 的管脚图与内部组 . 13 5.2.3 MCl45163P 的相位比较器 . 14 5.3 低通滤波器 . 15 5.4 电源电路设计 . 16 5.5 电子控制单元电路（ ECU） . 16 5.5.1 89C52 单片机的管脚说明 . 16 5.6 频率测量显示电路 . 20 6 软件设计 . 21 7 测试结果 . 23 8 结论 . 24 9 参考文献 . 25 致谢 . 26 nts附录：系统原理图 . 27 附录 2：环境参数检测程序 . 28 nts天津工程师范学院 2007 届本科生毕业设计 1 1 引言 1.1 一、课题研究意义 随着我们国家社会、经济的飞速发展， 通信技术、数字电视、航空航天和遥控技术的不断发展，且 相关领域的知识体系进一步完善与拓展，各种类型的现代化通信设备被广泛的运用， 对频率源的频率稳定度、频 谱纯度、频率范围和输出频率数量的要求也越来越高。为了提高频率的稳定度，经常采用晶体振荡器等方法来解决，但它很难产生多个频率信号。而频率合成技术，可以通过对频率进行加、减、乘、除运算，从一个高稳定度和高准确度的标准信号源，产生大量具有同样高稳定度和高准确度的不同频率。频率合成器是从一个参考频率中产生多种频率的器件。基于频率合成器的这以一特点，利用锁相式频率合成技术，可以制作高稳定度、宽频带的正弦波信号发生器。 鉴于其在通讯、航海、军事等发面的广泛应用，研究锁相环电路的特性有助于了解和提高锁相环电路的性能指标，使 其在各领域得到更为广泛的应用和推广，其 具有很强的实际应用价值 。 1.2 发展的概况 随着科学技术的发展，锁相环 PLL是自动频率控制和自动相位控制技术的融合。其原理在数学理论方面早在 30 年代无线电技术发展的初期就已出现。 1930年已建立了同步控制理论的基础， 1932 年贝尔塞什 (Bellescize)提出了同步检波理论，第一次公开发表了锁相环路的数学描述。用锁相环路提取相干载波来完成同步检波，早期的锁相环路采用电子管且价格昂贵，只能用在实验装置中，在其他领域未得到广泛应用。电子技术的飞速发展促使锁相环技术的发 展进程。特别是由于战争，电子技术在军事领域的重要作用，使得其技术得到显著的提高。 50 年代随着空间技术的发展，由杰费 (Jaffe)和里希廷 (Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功，并首次发表了包含噪声效应的锁相环路线性理论分析的文章，同时解决了锁相环路最佳化设计问题。 1.3 系统的特点与先进性 本系统具有结构简单、信号稳定可靠、性能价格比高且易于维护，其主要特点体现在： nts天津工程师范学院 2007 届本科生毕业设计 2 1. 采用 AT89S52 单片机完成电压控制 LC 振荡器的控制，实时测量并显示压控振荡器输出频率及输出电压峰 峰值 精度 优于 10 ； 2. 用数码管显示器，具有实时显示环境； 3. 输出频率范围： 15MHz 45MHz； 4输出频率稳定度：优于 10； 5 输出电压峰 -峰值： Vp-p=1V0.1V ； 6 采用锁相环提高输出频率稳定度，输出频率步进间隔为 100kHz； 7 频率步长（ step） 10kHz。 本设计利用锁相环技术产生一个失真度小、输出频率稳定，整个课题的设计需要用到锁相环电路、 MC145163 芯片、 AT89S52 单片机、 A/D 转换器、放大器、 LED 数码管显示电路等部分的研究与设计。根据课题设计要求可知该系统需要利用 环路滤波器（ LPF）、可变分频器（ N）和压控振荡器（ VCO）电压信号，将放大后的信号送给 换器进行转换，并用 PC机显示转换后的稳定电压。nts天津工程师范学院 2007 届本科生毕业设计 3 数码显示频率 AT89S52 单片机 锁相环 MC145163 鉴频器、分频、锁相环 低通滤 波器 压控振荡器 输出 键盘控制 频率测量电路 A/D 转换 电路 2 系统组成 根据要求设计信号发生器，输出信号为正弦波信号。 图 2-1 系统框图 本设计 采用 锁相环式的频率合成技术，利用锁相环，使输出的正弦波频率与晶体振荡器的稳定度一样。控制部分采用单片机 AT89S52 单片机完成电压控制 LC 振荡器的控制，实时测量压控振荡器输出频率及输出电压峰 峰值 Vp-p=1V0. 1V；并用数码管显示器对频率、电压峰峰值进行时时显示；采用交流电压反馈和 AGC 电路输出稳定电压，实时测量并显示振荡器输出电压峰 -峰值，精度优于 10使其输出稳定的正弦波。 系统框图如图 2-1所 nts天津工程师范学院 2007 届本科生毕业设计 4 3 方案论证与比较 3.1 压控振荡器方案论证与选择 方案 1：采用分立元件构成。利用低噪声场效应管，用单个变容二极管直接接入振荡回路作为压控器件。 图 3-1 压控振荡电路 电路是电容三点式振荡器，如图 3-1 所示。该方法实现简单，但是调试困难，而且输出频率不易灵活控制 1。 方案 2： 采用压控振荡器和变容二极管，及一个 LC 谐振回路构成变容二极管压控振荡器。只需要调节变容二极管两端的电压，便可改变压控振荡的输出频率。由于采用了集成芯片，电路设计简单，系统可靠性高，并且利用锁相环频率合成技术可以使输出频率稳定度进一步提高。 综上所述，方案 2具有更优良的物性和更简单的电路构成，所以使用方案 2 作为本次设计的方案。 3.2 频率合成器的设计方案论证与选择 方案一 :采用直接式频率合成器技术 ,将一个或几个晶体振荡器产生的标准频率通过谐波发生器产生一系列频率 ,然后再对这些频率进行倍频、分频或混频，获 得大量的离散频率。直接式频率合成器频率稳定度高，频率转换时间短，频率间隔小。但系统中需要用大量的混频器、滤波器等，体积大，易产生过多杂散分量，而且成本高、安装调试都比较困难。 方案二：采用模拟锁相式频率合成器技术，通过环路分频器降频，将 VCO 的频率100k100k4. 7 k100k100k3. 3 k1k10 00 p68p0. 0 1u5p0. 0 1u47p0. 1 u1u2S C1 90 6T1D1AV CCnts天津工程师范学院 2007 届本科生毕业设计 5 降低，与参考频率进行鉴相。优点：可以得到任意小的频率间隔；鉴相器的工作频率不高，频率变化范围不大，比较好做，带内带外噪声和锁定时间易于处理。不需要昂贵康德晶体滤波器，频率稳定度与参考晶振的频率稳定度相同。缺点是分频率的提高要通过增加循环次数来实现，电路超小型化和集 成化比较复杂。 方案三：采用数字锁相环式频率合成技术，由晶振、鉴频 /鉴相（ FD/PD）、环路滤波器（ LPF）、可变分频器（ N）和压控振荡器（ VCO）组成。图 3-2 分立元件构成的VCO 电路图利用锁相环，将 VCO 的输出频率锁定在所需频率上。可以很好地选择所需频率信号，抑制杂散分量，并且避免了大量的滤波器，采用大规模的集成芯片，与前两种方案相位可以简化批频率合成部分的设计，有利于集成化和小型化。频率合成采用大规模集成 PLL 芯片 MC145163； VCO 选用 MC1648；环路滤波器采用运放 LM358 和RC 电路组成， 即可完成锁相环路的设计。利用该方法设计简单，功能齐全，可靠性高，抗干扰性强。 综上所述，选择方案三采用大规模 PLL 芯片 MC145163 和其他芯片构成数字锁相环式频率合成器。 3.3 控制模块的设计方案论证与选择 方案一：利用 FPGA 来控制集成芯片 MC145163 的分频系数 A 和 N，以改变输出频率的大小，但由于其开发周期和系统利用率考虑，价 格昂贵，开发周期也较长。 方案二：利用单片机 AT89S52 控制。内有 8K 的 Flash，可用 ISP 在线下载，开发周期短，而且价格便宜，系统利用率高，使用方便灵活，易于进行功能扩展。系统的多个部件如频率测量电路，键盘控制电路，显示控制等都可以集成到一块芯片上，大大减小了系统体积。 综上所述，选择方案二，采用 AT89S52 单片机构成控制部分。 3.4 电源方案的选择 系统需要多个电源， AT89S52 使用 5V 稳压电源，振荡器的变容二极管需要 1-8V图 3-2 分立元件构成的 VCO 电路图 晶振 谐波发生器 分频器 1 分频器 2 分频器 3 outf outf outf nts天津工程师范学院 2007 届本科生毕业设计 6 电压，运放，功放等需要 8V 稳定电源。 方案一：采用升压型稳压电路。 用两片 MC34063 芯片分别将 3V 的电池电压进行直流斩波调压，得到 5V和 8V 的稳压输出。只需使用两节电池，既节省了电池，又减小了系统体积重量，但该电路供电电流小，供电时间短，无法使相对庞大的系统稳定运作。 方案二：采用三端稳压集成 7805 与 7808 分别得到 5V 与 8V 的稳定电压。利用该方法方便简单，工作稳定可靠。 综上所述，选择方案二，采用三端稳压器电路。nts天津工程师范学院 2007 届本科生毕业设计 7 4 锁相环 4.1 锁相环的概念 锁相环 是指使高频振荡器的频率与基准频率的整数倍频率一致时所使用的电路。通常基准振荡器都使用晶体振荡器，所以高频振荡的频率稳 定度与晶体振荡器相同。 4.2 锁相环基本框图 图 4-1是 锁相环 的基本结构图，由 VCO、相位比较器、基准频率振荡器、环路滤波器所组成的。在这里用 f r 表示基准频率振荡器频率， f 0 则表示 VCO 的频率。当压控振荡器的频率 f 0 由于某种原因而发生变化时，必然相应地产生相位的变化。 图 4-1 PLL 的基本结构图 相位的变化在鉴相器中与参考晶体振荡器的稳定相位 f r 相比较，使鉴相器输出 一个与相位误差成比例的误差电压分量 C(t)。 C(t)用来控制压控振荡器中的压控元件参数，一般指的是变容二极管，而这压控元件又是 VCO 振荡回路的组成部分，结果压控元件电容量的变化将 VCO 的输出频率 f 0 又拉回稳定值来。这样， VCO 的输出频率稳定度即由参考晶体振荡器所决定。 由频率与相位的关系可知，瞬时频率与瞬时相位的关系是： （ t） = (4.1) )(t = + 0 (4.2) 4.2 式中的 0 为初始相位， )(t 为瞬时频率。 由上面讨论可知加到鉴相器的两个振荡信号的频率差为 0 r (4.3.) 4.3 式中 为参考晶体振荡器的频率， 0 压控荡频率。 此时的瞬时相位差为 鉴相器 （ PD） VCO 环路 滤波器 Ud(t) C(t) UR(t) 0frf 0 基准振荡频率 振荡频率随 VR而变化 dtd dtt)(nts天津工程师范学院 2007 届本科生毕业设计 8 )(te = + 0 (4.4) 当两个振荡器的频率相等时它们的瞬时相位差是 一个常数 0 ，即： )(te = 0 (4.5) （ t） = =0 (4.6) 亦即当两个振荡频率相等时，有相位差，无频率差 3。 4.3 鉴相器的时序图 当 rf 与 0f 的关系为 rf 0f 。也就是 VCO 振荡频率 0f 低于 rf 时的状态。此时相位比较器的输出 PD，如图 4-2 所示，产生正脉冲信号，使 VCO 的振荡频率提高的信号。反之，当 rf 0f 是产生负脉冲。 图 4-2 相位 /频率比较器的动作 这 一 PD脉波信号经过回路滤波器的积分，便可以得到直流电压 VR，可以控制 VCO电路。由于控制电压 VR的变化， VCO 振荡频率会提高。结果使得 rf = 0f 在 rf 与 f 0 的相位成为一致时， PD 端子会成为高阻抗状态，使 PLL 被锁 定 (Lock)。 4.4 捕捉带与通频带 压控振荡器 本来处于失锁状态时，由于环路的作用，使压控振荡频率逐渐向标准dttd )( dtt)(nts天津工程师范学院 2007 届本科生毕业设计 9 参考频率靠近，靠近到一定程度后，环路即能进入锁定。这一过程叫做捕捉过程。系统能捕捉最大的频率失谐范围称为捕捉带或捕捉范围。 当环路已锁定后，如果由于某种原因引起频率变化，这种频率变化反映为相位变化，则通过环路的作用，可使 VCO 的频率和相位不断跟踪变化。这时环路即处于跟踪状 态。环路所能保持跟踪的最大失谐频带称为同步带，又称为同步范围或锁定范围。 nts天津工程师范学院 2007 届本科生毕业设计 10 5 单元电路的设计 5.1 压控振荡器 压控振荡就是在振荡电路中采用压控元件作为频率控制器件。压控器件一般是用变容二级管，它的电容量受到输入电压的控制，当输入电压变化，就引起了起振荡频率的变化。因此，压控振荡器事实是一种电压 频率变换器。它的特性可用瞬时振荡频率 r 与控制电压 C之间的关系曲线来表示，如图 5-1所示。图上的中心频率 0是在没有外加控 制电压时的固有频率。在一定范围内， r 与 C 之间是线性关系。在线性范围内，这一线性可用下列方程来表示。 r （ t） = 0 +Kr C(t) (5.1) Kr 是特性曲线的斜率，称为 VCO 的增益或灵敏度，量纲为 rad/s.V,它表示单位电压所引起的振荡角频率变化的大小。 r 图 5-1 压控振荡器的特性曲线 5.1.1 压控振荡器 MC1648 MC1648 是一个 8 引线双列直插的器件，内部电路图如图 6-2 所示。 压控振荡电路由芯片内部 Q8、 Q5、 Q4、 Q1、 Q7和 Q6， 10 脚和 12 脚外接 LC 谐振回路组成正反馈的正弦振荡电路 4，其振荡频率： （ 5.2） （ 5.3） 5.3 式中 L C 分别为电感 、电容大小， DC 为变容二极管的电容量。 0 O C LCf 21CCC D 11nts天津工程师范学院 2007 届本科生毕业设计 11 图 5-2 MC1648 内部原理图 5.1.2 压控振荡电路设计 图 5-3为压控振荡电路图。压控振荡器主要由压控振荡芯片 MC1648 和变容二 图 5-3 压控振荡 电路 极管 MV209 以及谐振回路构成。 MC1648 需要外接一个由电感和电容组成的并联谐振回路。为达到最佳工作性能，在工作频率要求并联谐振回路的 QL 100。电源采用V14V1B P T10T A N K12AGC5V E E7cc1cc2OUT3M C 164 8U5RR100 P FC80. 01U FC 160. 01U FC9VDVDD10U HL0V C C1716Vout 112vout1390 P FC10U HLVD3.3k4.7k560220 0P F220 0P FM C 164 8OUTV C Cnts天津工程师范学院 2007 届本科生毕业设计 12 5V 的电压，振荡器的输出频率随加在变容二极管上的电压大小变化而变化。通过切换电源来切换电感量，从而改变振荡频率。 5.1.3 变容二级管与开关二级管切换电路 变容二极管 变容二级管是一种特制的二级管，它的 PN结电容变化范围比较大，正常工作时，变容二级管加反相电压，在其 PN 结上产生电荷存储，于是相当于一个电容，当反向电压改变 时，变容二级管的结电容也发生相应的变化 。 变容二级管的结电容 CVD和外加反向偏压 UR的关系可用下式表示。 5.3 式中 UR 是加在变容二极管的反向电压， CVD0为 UR=0 时 的结电容 U0 是接触电位差； n是电容变化系数。 5.2 锁相环式频率合成器的设计 5.2.1 锁相环控制 锁相环控制的基本原理框图如图 5-5 所示。采用锁相环频率合成，可以得到任意频率步进 ,同时频率稳定度与参考晶振相当 ,可以达到 10-3。锁相环路主要由晶振、参考分频器、压控振荡器（ VCO）、鉴频 /鉴相器（ FD/PD）、低通滤波器（ LPF）、可编程分频器组成。它是应用数字逻辑电路将 VCO 频率一次或多次低至鉴相器频率上，再与参考频率在鉴相电路中进行比较，通过低通滤波器取出误差信号来控制 VCO 的频率，使之锁定在参考频率的稳定度上，由于采用了大规模集成电路块 MC145163， 图 5-5 锁相环控制电路 （ 5.3） nts天津工程师范学院 2007 届本科生毕业设计 13 将图中的晶振、参考分频器、鉴频鉴相器可编程分频器集成在一个芯片中，不需要再单独设计。同时利用 AT89S52 来控制 MC145163，确定分频系数 A、 N 和发射频率的对应关系。 5.2.2 MC145163 的管脚图与内部组 本设计 PLL 采用 IC采用 Motorola 公司 MC145163P。 图 5-6 为 MC145163P 管脚排列 的特性、引脚连接与结构图。此 IC 集成了产生基准频率的rf所需的晶体振荡电路与分频电路、用以分频 VCO 信号的 N 分频电路以及比较of与rf的相位比较器。 图 5-6 MC145163P 管脚排列 在实际电路原理中 引脚功能 描述 如表 5-1所示。 表 5-1MC145163 管脚功能 inf（引脚 1） 至合成器的可编程（ N 计数器）的输入，通常 fin来自VCO，与 AC 耦合至引脚 1。如果是像标准 CMOS 逻辑电平那样的大振幅信号的场合，那么直接连接也可以 ssV（引脚 2） 电路连接 VDD（引脚 3） 正电源（ +5V） PD out（引脚 4） 可作 VCO 的控制信号使用的相位比较器 3 状态输出 频率 负脉冲进相或 :vrv fff 频率 正脉冲迟相或 :vrv fff 频率 高阻抗状态或同相 :rv ff RA0， RA1（引脚 5，引脚 6） 这些输入，将设定基准分频器（ R 计数器）的分频比分频，分频比可从 512、 1024、 2048、 4096 选择 nts天津工程师范学院 2007 届本科生毕业设计 14 V，R(引脚 7 引脚 8) 这些相位比较器的输出 ,通过与低通带滤波器相结合 ,可成为 VCO 的控制信号 频率 进相的场合或vrv fff ： V 产生 L 脉冲， HR维持 频率 迟相的场合或 vrv fff ： V H维持 ， R 产生 L 脉冲 频率 或同相的场合rv ff ： V，R除了都有短的 L 脉冲产生外，其 于都为 H （引脚 9， BCD 输入引脚 24） 这些输入资料，当 N 计数器的内容为 0 时，将被预置于 N 计数器。 引脚 9为 10位数的 LSB，引脚 24为 103位数的 MSB。因内含拉降电阻，所以输入开放时呈 L 电平。再使用 BCD指拨开关，可以此随意设定 3 至 9999 的分频比 )25(引脚outREF 内部基准振荡器或外部基准输入信号的缓冲器输出 )27,26( , 引脚引脚 inout OSCOSC 这些引脚如果接于晶体振荡器，就变成基准振荡器。 inOSC 与地，以及 outOSC 与地应接以适当数值的电容器 inOSC 也可以作为外部产生基准信号的输入。此信号通常以 AC 耦合于 inOSC ，但大振幅信号（ CMOS 逻辑电平）场合则为 DC 耦合。外部基准 mode,无需接至 outOSC LD （引脚 28） PLL 锁定检测信号， PLL 环路锁定时（ rv ff , 的频率与相位相同时）呈 H 电平，锁定外时产生 L 脉冲 5.2.3 MCl45163P 的相位比较器 图 5-7 MC145163 的结构图 2 对 4 解码器 13 位元 /R 计数器 4 位数 BCD/N 计数器 锁定 检测 相位 比较器 A 相位 比较器 B 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 4 outPD8 V 28 LD 5 6 rf Vf103 102 101 100 RA0 RA1 7 R nts天津工程师范学院 2007 届本科生毕业设计 15 从图 5-7 中可以看出，相位比较器 (PD)是 PLL 中的重要部件， MCl45163P 中内含两个相位比较器 (A 和 B)。其中相位比较器 A 是用输 信号边沿判别相位的电路， 这种相位比较器只对输入信号的上升沿起作用，与输入信号的占空比无关，由该类相位比较器构成 PLL，它的同步带和捕捉带与环路滤波器 (LF)无关而为无限大，但实际上将受到压控振荡器 (VCO)控制范围的限制。 5.3 低通滤波器 低通滤波器由三极管和 RC 电路组成，其电路图如图 5-8所示。低通滤波器用于滤除鉴相器输出的误差电压中高频分量和瞬变杂散干扰信号，以获得更纯的控制电压，提高 环路稳定性和改善环路跟踪性能和噪声性能。锁相稳频系统是一个相位反馈系统，其反馈目的是使 VCO 的振荡频率由自有偏差的状态逐步过渡到准确的标准值。而 VCO 如做调频源用，其瞬时频率总是偏离标准值的。振荡器中心频率不稳主要由温度、湿度、直流电源等外界因素引起，其变化是缓慢的，锁相环路只对 VCO 平均中心频率不稳定所引起的分量（处于低通滤波器通带之内）起作用，使其中心频率锁定在设定的频率上。因此，输出的调频波的中心频率稳定度很高 8。 9018Q29018Q11000pFC 12470pFC 130.33U FC 140.01U FC 1647U FC 1610KR8100KR 10470KR910KR 11+ 12VM C 164833U FC 15D I T O N G图 5-8 滤波电路图 5.4 电源电路设计 电源电路如图 5-9 所示，由于低通需要 28V 的工作电压、 MC1648、单片机、MC145163P 等工作电压需要 5V，所以变压器的输出只需要接地和 15V，考虑到高频信 号产生电路和单片机共用一个电源会互相干扰，所以采取对单片机单独供电。由变压器出来的交流信号经过稳压电路，得到 5V 和 28V 的稳定电压。在三端稳压管的输入输出端与地之间连接大容量的滤波电容，使滤掉纹波的效果更好，输出的直流电压更稳定。接小容量高频电容以抑制芯片自激，输出引脚端连接高频电容以减小高频噪声 。 nts天津工程师范学院 2007 届本科生毕业设计 16 图 5-9 电源电路 5.5 电子控制单元电路（ ECU） ECU是控制系统的核心，其作用是对输入的信号进行检测、运算处理和逻辑判断，根据预先存储的控制程序和试验数据，向各执行器发出控制指令，控制各执行器的工作。 89C52 是控制系统内部的主要部分，它是整个控制系统的处理单元， AT89C52 是一种带 4K 字节可编程可擦除只读存储器的低电压，高性能 CMOS 8 位微处理器，俗称单片机。该器件采用 ATMEL 高密度非易失存储器制造技术制造，与工业标准的 MCS-52 指令集和输出管脚相兼容。由于将多功能 8位 CPU 和闪烁存储器组合在单个芯片中，ATMEL 的 AT89C52 是一种高效微控 制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 5.5.1 89C52 单片机的管脚说明 VCC：供电电压（ 5V） GND：接地 P0 口： P0 口为一个 8位漏级开路双向 I/O 口。当 P1 口的管脚第一次写 1时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的低八位。在 FIASH 编程时， P0口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0外部必须被拉高。 P1 口： P1 口是一个内部提供上拉电阻的 8位双向 I/O 口。 P1 口管脚写入 1 后，被内部上拉为高，可用作 输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在 FLASH 编程和校验时， P1 口作为低八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8位准双向 I/O 口。当 P2口被写“ 1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时， P2 口的管脚被外部470 U F / 25V100 0U F / 25V220 0U F / 25V1234D1103 103103103+ 5V220V10U FV i n V outGNDL 781 2C VV i n V outGNDL 780 5C V470 U F / 25V100 0U F / 25V220 0U F / 25V103 103103103+ 5V10U FV i n V outGNDL 781 2C VV i n V outGNDL 780 5C Vnts天津工程师范学院 2007 届本科生毕业设计 17 拉低，将输出电流。这是由于内部上拉的缘故。 P2口当用于外部程序存储器或 16位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口： P3 口管脚是 8个带内部上拉电阻的准 双向 I/O 口。当 P3 口写入“ 1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平， P3 口将输出电流这是由于上拉的缘故。 P3 口也可作为 AT89C52 的一些特殊功能口，如下所示： P3 口管脚备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断 0） P3.3 /INT1（外部中断 1） P3.4 T0（记时器 0外部输入） P3.5 T1（记时器 1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） RST：复位输入。要保持 RST 脚两个机器周期的高电平时间。 当 8052通电，时 钟电路开始工作，系统即初始复位。 常见复位电路如图 5-10 所示。 图 5-10 复位电路 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。在 FLASH 编程期间，此引脚用于输入编程脉冲。在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。但在访问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 nts天津工程师范学院 2007 届本科生毕业设计 18 /EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储器（ 0000H-FFFFH），不管是否有内部程序存储器。当 /EA 端保持高电平时，此间内部程序存储器。在 FLASH编程期间，此引脚也用于施加 5V 编程电源（ VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 振荡器特性： XTAL1 和 XTAL2 分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件， XTAL2 应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无图 任何要求，但必须保证脉冲的高低电平要求的宽度。 MCS-52单片机 的内部结构如图 5-12 所示。 89C52 单片机包含中央处理器、程序存储器 (ROM)、数据存储器 (RAM)、定时 /计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线和控制总线等三大总线 。 中 央处理器 中央处理器 (CPU)是整个单片机的核心部件，是 8 位数据宽度的处理器，能处理8 位二进制数据或代码， CPU 负责控制、指挥和调度整个单元 系统协调的工作，完成运算和控制输入输出功能等操作。 数据存储器 （ RAM） 89C52内部有 128 个 8位用户数据存储单元和 128 个专用寄存器单元，它们是统一编址的，专用寄存器只能用于存放控制指令数据，用户只能访问，而不能用于存放用户数据，所以，用户能使用的 RAM 只有 128 个，可存放读写的数据，运算的中间结果或用户定义的字型表 。 程序存储器 89C52共有 4096 个 E2PROM，用于存放用户程序，原始数据或表格。 定时 /计数器 89C52有两个 16 位的可编程，以实现定时或计数产生中断用于控制程序转向 。 并行输入输出口 89C52共有 4 组 8位 I/O 口 (P0、 P1、 P2 或 P3)，用于对外部数据的传输。 全双工串行口 89C52内置一个全双工串行通信口，用于与其它设备间的串行数据传送，该串行口既可以用作异步通信收发器，也可以当同步移位器使用 。 中断系统 89C52 具备较完善的中断功能，有两个外中断、两个定时 /计数器中断和一个串nts天津工程师范学院 2007 届本科生毕业设计 19 行中断，可满足不同的控制要求，并具有 2级的优先级别选择。 时钟电路 89C52内置最高频率达 12MHz的时钟电路，用于产生整个单片机运行的脉冲时序，但 89C52 单片机 需外置振荡电容。 单片机的结构有两种类型，一种是程序存储器和数据存储器分开的形式，即哈佛(Harvard)结构，另一种是采用通用计算机广泛使用的程序存储器与数据存储器合二为一的结构，即普林斯顿 (Princeton)结构。 INTEL 的 MCS-52系列单片机采用的是哈佛结构的形式 。 5.8 频率测量显示电路 显示电路如图 5-11 所示。由于锁相环产生正弦波的频率较高，无法用单片机直接来测量它的频率，必须先用高速分频器来对它进行分频，使它降低到单片机的测量范围之内。但又考虑到性价比的问题，可直接用频率合成器 MC145163P 的控制字和分频比来送给单片机显示。当控制字是 8600H 时，也就是 R0、 R1、 R2 为 000 时，选择步进为 1K 的标准频率，频率范围从 25MHz到 54MHz，根据 (5.5) 5.5 式中 N是分频比， lf 为输入 BU2614 的频率， Rf 为标准信号源频率 ; 计算出分频比的范围： (5.6) (5.7) 转化成十六进制的变化范围是从 61A8H 到 D2F0H。当控制字是 8000H 时， R0、 R1、R2 为 110 时，步进为 25KHz 标准频率，频率从 54 MHz 到 110MHz，根据上面的公式可得分频数从 0870H到 1130H。送显示的时候可把它的分频数乘于所选择的标准频率，然后进行 BCD 码转换，再送给单片机处理。 分频比可通过按键来调整。设置四个按键，分别是加一、加十、减一、减十。当需要选择较大调整时，可选择加十或减十；当需要较小范围调整时，可选择加一或减一。 RlffN2 5 0 0 012 5 0 0 0m i n RlM I N ffN5 4 0 0 015 4 0 0 0m a x RlM A X ffNnts天津工程师范学院 2007 届本科生毕业设计 20 图 5-11 显示电路 E A / V P31X119X218RE S E T9RD17WR16IN T 012IN T 113T014T115P 101P 112P 123P 134P 145P 156P 167P 178P 0039P 0138P 0237P 0336P 0435P 0534P 0633P 0732P 2021P 2122P 2223P 2324P 2425P 2526P 2627P 2728P S E N29A L E / P30T X D11RX D1089 S 5 2X112MC120PC220P+ 5VC310UR1510+ 5VabfcgdeD P Y1234567abcdefg8
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号