资源目录
压缩包内文档预览：(预览前20页/共32页)
编号：550988
类型：共享资源
大小：194.17KB
格式：ZIP
上传时间：2015-12-06
上传人：QQ28****1120
认证信息
个人认证
孙**（实名认证）
辽宁
IP属地：辽宁
6
积分
- 关 键 词：
-
毕业设计论文
- 资源描述：
-
400HZ中频电源,毕业设计论文
- 内容简介：
-
目 录 1 引言 1 2 设计要求 1 3 400Hz 中频电源的硬件原理与设计 1 3.1 振荡电路 2 3.2 分频电路 2 3.3 积分电路 4 3.4 放大电路 6 4.2 控制电路的原理与设计方案 9 5 测试结果 11 6 结论 12 参考文献 13 致谢 14 附录 系统电路图 14 英文资料及中文翻译 15 nts天津工程师范学院 2006 届毕业设计（论文） 1 1 引言 400Hz 中 频电源 ，可广泛应 用于 舰艇， 飞机及机载设备以及 工业控制设备，例如，旋转变压器是一种信号检测设备，通过角度的改变，可实现输出电压的改变，进而为控制设备提供控制信号。利用 400Hz 中频电源给旋转变压器供电，可以实现系统电信号的控制，将非电量转变成了电量 。 在 航天航空设备 中，中频电源 性能的优劣和可靠性将决定着航行器的安全行驶与战斗力的发挥。 新型中频电源自动控制系 统具有电路简单，可以实现复杂的控制，控制灵活且具有通用性的优点。当电源本身特性发生变化时候，完全可以通过对软件参数进行修改来对电路进行改动，可以为进一步实现集中控制带来方便。采用新型数字控制系统后，中频电源具有启动平稳、运行稳定、控制精度高、调试与维修方便、 体积小 等优点。 2 设计要求 (1) 实现输出频率为稳定的 400Hz 正弦波。 (2) 输出波形没有明显失真。 (3) 输出电压为 25V 65V 连续可调（有效值）。 3 400Hz 中频电源的硬件原理与设计 4MHz 信号基准电源，通过分频电路进行分频得到 400Hz 的信号，经过积分电路将方波转化为正弦波，为提高电压的幅值还要经过放大电路进行放大，再通过升压变压器使最后的输出电压的有效值在 25V 65V 之间。通过检波电路得到直流电压， AD 采集首先将模拟信号转变成数字信号后，再将采集到的电压值送到单片机中，最后通过单片机送到数码管显示电压，为保证放大电路中 TDA7294 的正常工作，单片机控制系统还通过稳压电路为其提供电压。 中频电源设计原理流程图如图 3 1所示。 图 3 1 400Hz 中频电源设计原理流程 振荡电路 分频电路 积分电路 放大电路 nts天津工程师范学院 2006 届毕业设计（论文） 2 3.1 振荡电路 为 得到频率稳定性很高的振荡信号，多采用由石英晶体组成的石英晶体振荡器。石英晶体的电路符号及振荡电路如图 3 2所示。 1 24069U 1 A3 44069U 1 B1 2X T A L4 M H zY13 .3 kR12 .7 kR20 .0 1 u fC10 .0 1 u fC21 24069U 1 C AGND10V图 3 2 振荡电路 在石英晶体两个管脚加交变电场时，它将会产有利于一定频率的机械变形，而这种机械振动又会产生交变电场，上述物理现象称为 压电效应。 一般情况下，无论是机械振动的振幅，还是交变电场的振幅都非常小。但是，当交变电场的频率为某一特定值时，振幅骤然增大，产生共振，称之为 压电振荡。 这一特定频率就是石英晶体的固有频率，也称 谐振频率 。 石英晶体的选频特性非常好，串联谐振频率 fs 也极为稳定 ，且等 效品质因数 Q 值很高。只有频率为 fs的信号最容易通过，而其他频率的信号均会被晶体所衰减。 电路中并联在两个反相器 4069 输入，输出间的电阻 R 的作用是使反相器工作在线性放大区， R 的阻值分别为 3.3k 和 2.7k。电容 C1用于两个反相器间的耦合，而 C2的作用，则是抑制高次谐波，以保证稳定的频率输出。电容 C2的选择应使 2 RC2fs 1，从而使 RC2并联网络在 fs 处产生极点，以减少谐振信号损失。 C1的选择应使 C1在频率为fs时的容抗可以忽略不计。 电路的振荡频率仅取决于石英晶体的串联谐振频率 fs，而与电路中的 R， C 的数值无关。这是因为电路对 fs 频率所形成正反馈最强而易于维持振荡。 为了改善输出波形 ,增强带负载的能力，通常在振荡器的输出端再加一级反相器4069。输入的信号为 4MHz，这样输出的信号频率为 4MHz。 3.2 分频电路 3.2.1 CD4024 分频器 然后进入 CD4024 分频器 1。 CD4024 是多位二进制输出串行计数器，它是 7 位的串行计数或分配器。如图 3 3所示。 nts天津工程师范学院 2006 届毕业设计（论文） 3 C L K1R S T2Q112Q211Q39Q46Q55Q64Q734024U1C L K1R S T2Q112Q211Q39Q46Q55Q64Q734024U24 0 9 6 K H z3 2 K H z330R3330R44 K H z图 3 3 CD4024 分频器 是由 D 型触发器组成的二进制计数器。多位二进制计数器主要用于分频和定时，使用极其简单和方便。 CD4024 特点是 IC 内部有 7个计数级，每个计数级均有输出端子，即 Q1 Q7。 CD4024计数工作时， Q1 是 CP脉冲的二分频； Q2又是 Q1 输出的二分频； Q3 又是 Q2 输出的二分频所以有 fQ7 f2cp。 所以进入 CD4024 的信号 4096KHz 在 Q1 端输出的信号为 2048KHz，在 Q2 端输出的信号为 1024KHz，在 Q3端输出的信号为 512KHz，在 Q4 端输出的信号为 256KHz，在 Q5 端输出的信号为 128KHz，在 Q6端输出的信号为 64KHz，在 Q7端输出的信号为 32KHz。然后 32KHz 的信号又进入一个 CD4024 分频器，在第二个分频器的 Q1 端的输出信号为16KHz，在 Q2端的输出信号为 8KHz，在 Q3 端的输出信号为 4KHz。 这样输出频率为 4KHz 的信号又进入下一个分频器 74LS90。 3.2.2 74LS90 计数器 74LS90 是异步十进制计数器 2 。其逻辑电路图和引脚图如图 3 4所示。 它由 1 个 1 位二进制计数器和 1 个异步五进制计数器组成。如果计数脉冲由 CLK0端输入，输出由 Q0 端引出，即得二进制计数器；如果计数脉冲由 CLK1 端输入，输出由Q1 Q3 引出，即是五进制计数器；如果将 Q0 与 CLK1 相连，计 数脉冲由 CLK0 输入，输出由 Q0 Q1 引出，即得 8421 码十进制计数器。因此，又称此电路为二五十进制计数器。 Q012Q19Q28Q311M S 16M S 27M R 12M R 23C L K 014C L K 1174L S 90U3330R44K H z800H z图 3 4 74LS90 计数器管脚图 nts天津工程师范学院 2006 届毕业设计（论文） 4 本设计中信号由 CLK1 端输入，输出由 Q1 Q3 引出，即是五进制计数器。也可看成五分频器，即 Q3 是 CLK1 输出的五分频， Q2 是 Q3 输出的五分频 4KHz 信号输入在 Q3端输出是 800Hz 信号。此点输出波形为脉冲波形。 输出为 800Hz 的信号又进入下一个分频器 D 触发器。 3.2.3 D 触发器 边沿型 D触发器如图 3 5所示。 图 3 5 D触 发器 边沿型触发器 3的特点是，输出状态发生变化的时刻只能在时钟脉冲 CP的上升沿触发。输出状态 Qn+1的值仅仅取决于 Qn及 CP信号有效沿时刻的输入信号，具备这种特点的触发器就叫做边沿型触发器。 D触发器是一种延迟型触发器，不管触发器的现态是 0还是 1， CP脉冲上升沿到来后，触发器的状态都将改变成与 CP 脉冲上升沿到来时的 D 端输入值相同，相当于将数据 D 存入了 D触发器中。表 3 1 是边沿型 D 触发器的功能表。 表 3 1 边沿型 D 触发器 D Qn Qn+1 说明 0 0 1 1 0 1 0 1 0 0 1 1 输 出状态与 D 端状态相同 从功能表写出 D触发器的特性方程为： DQn 1 （ 3.1） D触发器为二分频触发器。即从 Q 输出的信号为 400Hz 的方波。 400Hz 方波要进行二次积分，整形变成正弦波。 3.3 积分电路 3.3.1 方波变三角波 C L K3D2SD4CD1Q5Q67 4 L S 7 4U 4 A4 0 0 H z8 0 0 H z+ 5 v+ 5 v5 .1 kR55 .1 kR6nts天津工程师范学院 2006 届毕业设计（论文） 5 电路如图 3 6（ a）所示。由图可见，在理想条件下， -2+3out610kR110kR2100kRF10uCUiUoU A 741图 3 6（ a ）基本积分电路 dt tdUoCR tUi )()( (3.2) 如果电容两端的初始电压为零，则 (3.3) 当 Ui(t)是幅值为 Ei的阶跃电压时 (3.4) 此时，输出电压 Uo(t)随时间线性下降，如（ 3 3）可知，时间常数 RC的数值越大，达到给定的 Uo值所需要的时间越长。 EiU i(t)t0 U i ( t )t0T U o(t)t0U o( t )t0图 3 6（ b） 图 3 6（ c） 输入为阶跃电压时的输出波形 输入为方波时的输出波形 当 Ui(t)是峰值振幅为 Uip-p的方波时， Uo(t)的波形则为三角形波，如图 3 6（ c）所示。这时，根据式（ 3.4），输出电压的峰 峰值为 2TRC pU ippU op （ 3.5） 在实际的积分电路中，通常都在积分电容 C的两端并接反馈电阻 Rf如图 3 6（ a）所示。 Rf 的作用是产生直流负反馈，目的是减小集成运放输出端的直流漂移。但是， Rf 101)( Ui dtRCtUo 10 11)( E itRCUi d tRCtUonts天津工程师范学院 2006 届毕业设计（论文） 6 的存在将影响积分器的线性积分关系，这时，输出积分波形将如图 3 6（ b）虚线所示。因此，为了改善积分器的线性度， Rf 值取大些，但太大对抑制直流漂移不利，因此 ， Rf应取适中的数值 4。 3.3.2 三角波变正弦波 如图 3 7 所示。 经过二次积分所得到的波形是正弦波，但此时正弦波是带有直流的波形，频率 是 400Hz。经过整形滤出直流波形变成正弦波。 U o( t)t0U o( t)t0图 3 7 三角波变正弦波 三角波再经过一次积分变成正弦波 5。 然后进入放大电路，输出电压的幅度不够所以要经过多次放大。 3.4 放大电路 3.4.1 负反馈放大 反馈：可描述为将放大电路的输出量（电压或电流）的一部分或全部，通过一定的方式送回放大电路的输入端。我们有时把引入反馈的放大电路称为闭环放大器，没有引入的称为开环放大器。 它可分为负反馈和正反馈。反馈输入信号能使原来的输入信号减小即为负反馈，反之则为正反馈。就是通过比较反馈前后的输入量的改变情况，若反馈后的净输入量减小则为负反馈，反之则为正反馈。（净输入量是反馈后的输入量） 判断的方法是：瞬时极性法。先将反馈网络与放大电路的输入段断开，然后设定输入信号有一个正极性的变化，再看反馈回来的量是正极性 的还是负极性的，若是负极性，则表示反馈量是削弱输入信号，因此是负反馈。反之则为正反馈 6。 负反馈 对放大倍数的影响 (1) 负反馈使放大倍数下降 由放大倍数的一般表达式： （ 3.6） 我们可以看出引入负反馈后，放大倍数下降了 (1+FA)倍。 nts天津工程师范学院 2006 届毕业设计（论文） 7 (2) 负反馈提高放大倍数的稳定性 我们用相对变化量来表示（对上式求导）： （ 3.7） 从上 式我们可以看出放大倍数的稳定性也提高了 （ 1+FA） 倍。 负反馈可以使放大电路的非线性失真减小，它还可以抑制放大电路自身产生的噪声 。 本设计选用的是加法电路如图 3 9 所示。 在反相比例放大器的基础上增加几个输入支路便组成反相求和运算电路。如图所示，其输出电压为 2211 RRfUiRRfUiUo （ 3.8） 如果 21 RRRf ，则 21 UiUiUo 。 -2+3out610kR110kR210kR310kRfU i 1U i 2UoU A 74 1图 3 9 加法电路 经过两级负反馈放大调整，输出的仍为 400Hz 的正弦波形，电压幅值适当调节。 3.4.2 TDA7294 放大 TDA7294是 著名的 ST意法 微电子 公司 推出 一款新型 DMOS大功率音频功放集成电路，它具有较宽范围的工作电压 ， （ VCC+VEE） =80V；较高的输出功率（高达 100W 的音乐输出功率 ）， 并且具有静音待机功能， 以 及过热、短路保护功能 。 很小的噪声和失真 ， 其音质极具 胆味，这缘于其内部电路从输入到输出都是场效应器件 。 TDA7294 实际功率能达到 50W 的功放 IC,在过热保护方面的表现已经做得非常好。他们在功放 IC 的发热温度低于最高允许值时，输出信号波形 始终 都保持正常。必须在功放 IC 金属片上的温度到达 115 度之后，它们才关段输出。相对于其他大功率功放 IC来说， TDA7294 确实是其中的佼佼者。经实际使用证明：这款功放 IC本身的静态输出背景噪声电压不大于 0.25Mv,在 4 欧负载上输出 1W 功率时的信噪比已大于 75Db，在 4nts天津工程师范学院 2006 届毕业设计（论文） 8 欧负载上满功率输出 50W 功率时的信噪比将高达 95Db。 TDA7294 如图 3 10 所示。 该器件为 15 脚封装 ,各端脚作用如下： 脚为待机端；脚为反相输入端；脚为正相输入端；脚接地；、脚为空脚；脚为自举端；脚为 +Vs(信号处理部分 )；脚为 -Vs(信号处理部分 )脚为待机脚；脚为静音脚；脚为 +Vs(末级 )；脚为输出端；脚为 -Vs(末级 )。 112233445566778899101011111212131314141515T D A 72 94U8- v1v1v1- v122kR 2922kR 3010kR 3130kR 32680R 28C 18C 21C 22C 23C 19D1INOUT图 3 10 TDA7294 芯片 TDA7294 主要参数如表 3 2所示。 表 3 2 TDA7294 参数 TDA7294 主要参数 Vs（电源电压） 10V 40V IO（输入电流峰值） 10A PO（ RMS 连续输出功率） 当 Vs= 35V、 R=8时 PO=70W 当 Vs= 27V、 R=4时 PO=70W 音乐功率（有效值） 当 Vs= 38V、 R=8时 P=100W 当 Vs= 29V、 R=4时 P=100W TDA7294 内部线路设计以音色为重点，兼有双极信号处理电路和功率 MOS 的特点，具有耐压高、低噪音、低失真度等特色，短路电流及过热保护功能使其性能更加完善。 TDA7294 标准应用电路如图 3 11 所示 ,电路闭环增益为 30dB，增大 R3 或减小 R2可以提高放大器增益 ,反之 增益下降； R4、 C4决定待机时间常数，取值大时增加等待开 /关时间，反之缩短时间； R5、 R6、 C3决定静音时间常数，取值大时静音时间延长，反之缩短；当控制端接低电位时为待机或静音状态。当控制端接 Vs时，因（ R5+R6） R4，脚比脚后升到高电位，而关机时先变为低电位，这就使待机和关机过程均在静音状态下进行，保证了放大器开关机无噪声。 nts天津工程师范学院 2006 届毕业设计（论文） 9 图 3 11 TDA7294 标准应用电路 信号经 C1、 R1 输入 IC 正相输入端脚。 R7 和 IC 第脚的 R3、 C3、 C4 构成负反馈网络，本放 大器的闭环增益约 34 倍。、脚分别是待机、静音端，由于第脚 R、C网络时间常数比第脚大，使得开关机均在静音下进行，避免了开关冲击声， C7为自举电容。 通过 TDA7294 放大后输出信号频率仍为 400Hz，电压的幅值在 40V 左右。 然后通过 升压变压器，变压比为 1： 4，得到的电压幅值为 170V 左右，则有效值在65V 左右。 经过检波电路后，得到直流电压，有效值在 25V 65V 之间，频率仍为 400Hz。 4 电子控制单元电路 。 4. 控制电路的原理与设计方案 4.1 电源供给模块 (1) +V1 和 -V1 的电源如图 4 3所 示。 nts天津工程师范学院 2006 届毕业设计（论文） 10 U 1 0O P T O IS O 2R 3 751Q68 0 5 0R 3 63KD3C 2 62 2 0 0 U F+ 3 0 V+ 3 0 V 0 U TL 1 AC 3 01 0 3C 2 81 0 3 C 2 71 0 U FC 2 91 0 U FP 2 . 6 1 2714U 1 2 A7 4 A L S 0 4+ 9 VC 2 50 .0 1C 2 41 0 u FC 2 30 .0 1+ 5 V D+ 5 V D+ 5 V DZ1图 4 3 +V1 和 -V1 供电模块 +V1 和 -V1 分别提供 +30V 和 -30V 电压供给 TDA7294 所用。 继电器的定义 继电器是一种当输入量（电、磁、声、光、热）达到一定值时，输出量将发生跳跃式变化的自动控制器件。 继电器也是一种电门，但与一般开关不同，继电器并 非以机械方式控制 的 ，它是以一定的输入信号 (如电流、电压或其它热、光非电信号 )实现自动切换电路的 “开关 ”。所以，它是一种自动电器元件。 继电器的分类 继电器的分类方法较多，可以按作用原理、外形尺寸、保护特征、触点负载、产品用途等分类 。 按作用原理分 为： 电磁继电器 （ 在输入电路内电流的作用下，由机械部件的相对运动产生预定响应的一种继电器 ）。 固态继电器 （ 输入、输出功能由电子元件完成而无机械运动部件的一种继电器 ）。 时间继电器 、 温度继电器 等。 继电器工作原理 本设计中是一款 固态继电器 ， 固态继电器 是一种由固态电子组件组成的新型无触点开关，利用开关三极 管的开关特性，达到无触点、无火花、而能接通和断开电路的目的，控制信号 通过三极管使发光二极管发光，光源促使与继电器相连的三极管导通，电能转换为磁能，从而使继电器开关闭合，这样就可以输出 V1 电压。 (2) V3 和 V5 的电源如图 4 4 所示 。 C 4 11 0 3C 3 81 0 3C 4 01 0 U FC 3 91 0 U FV i n1GND2V o u t3U 1 4+ 9 V+ 5 Vnts天津工程师范学院 2006 届毕业设计（论文） 11 图 4 4 V3 和 V5供电模块 V3 和 V5 通过芯片 7805 分别提供 +5V 电压。 (3) V2 和 V4 的电源如图 4 5 所示。 C4 61 uF C4 71 0U FR4 02 90R4 15 0KV i n3adjust1V o u t2U 1 3L M 31 7+ 30 V + 9V图 4 5 V2 和 V4供电模块 V2 和 V4 通过芯片 LM317 分别提供 +9V 电压。 5 测试结果 (1) 分步调试过程测量值如下表 表 5 1 测量值 电路 波形 频率 测试电压 振荡电路 正弦波 4MHz 4.63V 分频电路 CD4024 分频 方波 4KHz 6.49V 74LS90 分频 脉冲波形 800Hz 3.17V D 触发器 方波 400Hz 3.12V 积分电路 正弦波 400Hz 0.56V 放大电路 负反馈放大 正弦波 400Hz 1.76V TDA7294 放大 正弦波 400Hz 42.6V 升压变压器 正弦波 400Hz 170.4V 检波电路 正弦波 400Hz 60V（有效值） 调试过程中，振荡电路出来的频率是 十分稳定的，因为本设计要求的频率稳定性特别高，所以一定要通过石英晶体振荡电路给整个电路一个稳定的信号。分频电路中因为CD4024 是由 D触发器构成的，所以出来的波形是方波。经过积分电路以后，正弦波是带有直流的，要通过整形，变成正弦波。在 TDA7294 放大之前，电压的幅值都是不够大的，所以要经过 TDA7294 放大，放大倍数很大，由图表可以看出。 (2) 输出结果的测量 试验的结果通过对旋转变压器输出电压的测量，结果符合要求。 旋转变压器可以改变的最大变压比为 0.45，如输入为 10V 的电压，最大输出电压为nts天津工程师范学院 2006 届毕业设计（论文） 12 4.5V。本设计通过旋转变压器的旋转角度，电压在 0 27V 可调。 用示波器查看，通过升压变压器以后的电压为 170V 左右，也即为电压的峰峰值为170V，则电压的有效值为 22170 60V。所以输出电压的值为 60V，与设计所输出的电压值相吻合。 图 5 1示波器显示电压的图 形 图 5 1 为通过示波器显示的波形（示波器显示通过升压变压器后的波形），电压为最大值为 Vmax 170V，也频率为 400Hz,时间即为 t s 。电压的有效值为 22170 60V。 6 结论 通过对 400Hz 中频电源的设计的研究和试验，得出如下结论： (1) 该电源最后通过对旋转变压器的旋转角度的改变进而改变其电压值的测量，符 合其最后输出电压的标准。 (2) 在此期间保证 400Hz 频率的不变，波形没有明显的失真。 (3) 该系统结构简单，成本低，控制精确。可以用于舰艇， 飞机及机载设备、雷达、 导航等军用电子设备，以及其它需要 400Hz 中频电源控制设备。 4001nts天津工程师范学院 2006 届毕业设计（论文） 13 参考文献 1 曹汉房，陈耀奎数字技术教程，北京：电子工业出版社， 1995 年 26 35 2 康华光 ，邹寿彬电子技术基础（数字部分），北京：高等教育出版社， 2003 年，253 259 3 李士雄，丁康源数字集成电子技术教程，北京：高等教育出版社， 1993 年， 63 70 4 康华光，陈大钦电子技术基础（模拟部分），北京：高等教育出版社， 2003 年，333 335 5 衣承斌，刘京南编模拟集成电子技术基础。南京：东南大学出版社， 1994 年，102 115 6 童诗白主编模拟电子技术基础，北京：高等教育出版社， 1998 年， 70 78 7 李广弟，朱月秀，王秀山单片机基础（修订版），北京：北京航空航天大学出版社， 2001 年， 16 17 8 刘瑞新，赵全利，赵建军等单片机原理及应用教程，北京：机械工业出版社，2003 年 7月， 157 164 9 梅丽凤，王艳秋，张军等单片机原理及接口技术，北京：北京交通大学出版社，2004 年， 296 303 10 楼然苗，李光飞 51 系列单片机设计实例，北京：北京航空航天大学 出版社，2002 年， 49 52 11 吴金戌，沈庆阳，郭庭吉 8051 单片机实践与应用，北京：清华大学出版社，2001 年， 293 300 12 秦玲，刘敬波一种用于 D/A 转换电路的带隙基准电压源的设计，电子设计应用， 2006 年 5月， 100 112 13 Low power DCVSL circuits employing AC power supply WU Xunwei,HANG Guoqiang, Massoud Pedram 14 Maksimovic, D., Oklobdzija, V. C., Nikolic, B. et al., Clocked CMOS adiabatic logic with integrated single-phase power-clock supply: experimental results, in Proc. of the International Symposium on Low-Power Electronics and Design, Monterey, New York: IEEE, 1997, 323 327 15 Wu, X., Pedram, Low power CMOS circuits with alternative power supply, in Proc. China Eleventh Conference on Integrated Circuits and Silicon Materials (in Chinese), 1999, 688 691 nts天津工程师范学院 2006 届毕业设计（论文） 14 16 ructure, J. of Circuits and S ystems (in Chinese), 2000, 5(2), 1 8 致 谢 转瞬之间大学三 年的生活已经接近尾声，从上学期毕业设计题目的选择到现在 顺利的完成，在此过程中我非常感谢我的指导老师李杰老师 ，他们给予了我极大的帮助 与支持 使我 受益匪浅。在不久的几个月，我也要踏上工作岗位，老师们那种踏实勤恳、一丝不苟、认真求实的优良品质和学习作风是值得我去学习和发扬的。 毕业设计是对我大学三 年学习的总结和概括，基本融会了我所学到的知识 ，在本课题的研究上， 虽然我遇到很多麻烦和困难，但是李杰老师 给予了我很大支持和鼓励。从最初的实物制作到程序的编写，一遍一遍的重复调试，使我深深的感受到在任何时候都不要轻言放弃，做人如此，做事亦如此。设计过程加深了我对所学知识的掌握，同时也接触到不少新的知识，既增长了见识，又开阔了眼界。 最后我要对我的老师们说一句老师您辛苦了，衷心的谢谢您 ！ 附录 系统电路图 abfcgdeD P Y1234567abcdefg8dpdp99D S 1D P Y _ 7 -S E G _ D PabfcgdeD P Y1234567abcdefg8dpdp99D S 2D P Y _ 7 -S E G _ D PabfcgdeD P Y1234567abcdefg8dpdp99D S 3D P Y _ 7 -S E G _ D PA1A2A3A4A5A6A7A1A2A3A4A5A6A7A1A2A3A4A5A6A7Q1P N PQ2P N PQ3P N PB1 B2 B3abfcgdeD P Y1234567abcdefg8dpdp99D S 4D P Y _ 7 -S E G _ D PQ4P N PB41234567J P 1H E A D E R 7A1A2A3A4A5A6A71234J P 2H E A D E R 4B1B2B3B412J P 3H E A D E R 2R11 0 0nts天津工程师范学院 2006 届毕业设计（论文） 15 英文资料及中文翻译 FLIP-FLOPS 1 Intorduce In this passage, we show how to design flip-flops, which operate as one-bit memory cells. Flip-flops are also called latches. Logic circuits constructed using flip-flops can have the present output be a function of both the past and present inputs. Such circuits are called senfiential logic circuits. All flip-flops are based on the same principle: Positive feedback is used to produce a circuit that is bistable . A bistable circuit is one that has two stable operating points. Which operating point the circuit is in is called the state of the circuit. If the state can be sensed and changed, then the circuit can function as a one-bit memory element. The simplest bistable circuit is constructed using two inverters in a loop as shown in Figure 1 1.This circuit only has two nodes, A and B. Because of the inverters, if A is high, B must be low and vice versa; hence, the circuit has two stable states. The operation of the bistable circuit can also be viewed using a plot of the transfer characteristic of the two inverters in series, as shown in Figure 1 2. Part (a) of the figure shows the static transfer characteristic of one of the inverters. When the input voltage is below the threshold (a logical ZERO), the output voltage is high (a logical ONE). When the input voltage is greater than the threshold, the output voltage is low. In part (b) of the figure, we show the transfer characteristic that results from putting both inverters in series. Any solution of the equations for this circuit must also lie on this characteristic. Because of the external connection, the input and output voltages of the series connection of the two inverters must be the same. Therefore, we draw a line with a slope of unity on the plot as well. This line is called the load line, because it represents the external load connection for the two inverters in series. Any solution of the equations for this circuit must also lie on the load line. Therefore, when the equations are simultaneously solved, the only possible operating points are found where the straight line intersects the transfer characteristic. There are three intersections on the plot, but only two of them are stable, as we will now demonstrate. The point where the load line intersects the middle of the transfer characteristic is not stable. To see that this statement is true, suppose for the moment that the circuit is at this point. If the input voltage increases at all (due to noise or some change in the circuit), the output voltage of the inverters must also increase. But the output is input, so as it increases, it causes further increases in the output, and the original change is magnified. This positive feedback will quickly drive the circuit to the top operating point shown. At that point, the input and nts天津工程师范学院 2006 届毕业设计（论文） 16 output of the two-inverter chain are high and the midpoint (B in Figure 1 1) is low, so the circuit is stable and can remain in this state forever. If we started at the midpoint and let the input voltage decrease a bit, we would end up at the lower operating point, which is again stable. In the sections that follow, we show how we can move this bistable circuit from one operating point to the other. The internal positive feedback will then hold the circuit at that state until we deliberately change it; hence, the circuit has memory. A BFigure 1 1A bistable circuit Vi Vo(a) ViVoVoViVi Vo=(b) Figure 1 2 (a) One inverter and its transfer characteristic (b) The transfer characteristic for two inverters in series and the load line for the circuit 2 The Set-Reset Flip-Flop A set-reset (SR) flip-flop is shown in Figure 2 1(a). A table describing the function of the circuit is shown in part (b) of the figure, and the schematic symbol is shown in part (c). This function table is similar to a truth table, but it describes a dynamic situation, not a static nts天津工程师范学院 2006 届毕业设计（论文） 17 one. The output is the output at some discrete time, denoted by Qn, and the table includes an entry for the previous state of the flip-flop (Qn-1). Although the circuit is drawn differently, the two NOR gates are in series, just like the inverters in Figure 1 2(b). The configuration shown here is usually described as cross coupled. The flip-flop has two outputs that are complements of each other. We usually consider the Q output to be the state of the flip-flop. RSQQ(a) S R Qn 0 0 Qn-1 0 1 0 1 0 1 1 1 不允许的 （ b） QQSR (c) Figure 2 1 (a) An SR flip-flop, (b) a table describing the circuits function (c) the schematic symbol. The circuit operates in the following way: If both inputs (S and R) are zero, the previous state is retained. Suppose, for example, that Qn-1 is high (i.e., ONE). Then the output of the bottom NOR, which is Q n-1 , will be low (i.e., ZERO), independently of what S is. In this case, both inputs to the top NOR are low, so its output is high, as originally assumed. Now suppose that Qn-1 is low. In this case, both inputs to the bottom NOR are low, so Q n-1 is high. Therefore, the output of the top NOR, Qn-1, will be low, as assumed. Now consider what happens when the set input, S, goes high while R remains low. The output of the bottom NOR, Q n-1 , will now go low, independent of what the previous state of nts天津工程师范学院 2006 届毕业设计（论文） 18 the circuit was. With R low as well, this guarantees that Qn will go high (i.e, the flip-flop has been “set”). Note that S does not have to stay high. Once the flip-flop is set, the S input can go low again, and the state will be retained. This sequence of events is illustrated in Figure 2 2 The figure shows that there is some delay through each gate, so it takes a time td for the change at the gate input to affect its output. RSQQFigure 2 2 A timing diagram for the SR flip-flop. The arrows indicate which transition causes the following change. The operation of the reset input is similar. If R goes high while S is kept low, the output of the top NOR, Qn, will go low (i.e., the flip-flop is “re
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号