关 键 词：

毕业设计论文

资源描述：

0524、电子基础实训的几个实验,毕业设计论文

内容简介：

实验八 加、减法器 数字逻辑电路加法器 一、 实验目的 1.了解二进制加法，加法计数器的工作过程。 2.学会计数器的调整及测试。 二、 实验仪器及器件 稳压电源 一台 实验板 一块 数字万用表 一块 集成块 74LS74 74LS112 74LS76 74LS93 三、 实验内容及说明 该电路是二进制并行加法器， 是一种能并行产生两个二进制数算术和的组合逻辑部件 . 采 用 4 位二进制并行加法器设计一个用余 3码表示的 1位十进制数加法器。 根据余 3 码的特点 ，两个余 3码表示的十进制数相加时，需要对相加结果进行修正。修正法则是：若相加结果无进位产生，则 和 需要减 3；若相加结果有进位产生，则 和 需要加 3。据此，可用两片 4 位二进制并行加法器和一个反相器实现给定功能，逻辑电路图如图 7.6 所示。其中，片 用来对两个 1 位十进制数的余 3 码进行相加，片 用来对相加结果进行修正。修正控制函数为片 的进位输出 FC4，当 FC4=0 时，将片 的 和 输出送至片 ，并将其加上二进制数1101(即采用补码实现运算结果减二进制数 0011)；当 FC4=1 时，将片 的 和 输出送至片 ，并 将其加上二进制数 0011，片 的 和 输出即为两余 3 码相加 的 和 数。 nts 图 7.6 逻辑电路图 四位二进制并行加法器 T693 构成思想如下 ： 第 i 位全加器的进位输出函数表达式为 Ci = AiBi+(Ai+Bi)Ci-1 令 Ai+BiP i （进位传递函数） AiBiG i （进位产生函数） 则有 Ci=PiCi-1+Gi 于是，当 i=1、 2、 3、 4 时，可得到 4 位并行加法器各位的进位输出函数表达式为 C1=P1C0+G1 C2=P2C1+G2=P2P1C0+P2G1+G2 C3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G3 C4=P4C3+G4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4 由于 C1 C4是 Pi、 Gi 和 C0的函 数，而 Pi、 Gi 又是 Ai、 Bi 的函数，所以，在输入 Ai、 Bi 和 C0之后，可以同时产生 C1 C4。 通常将根据 Pi、 Gi 和 C0形成ntsC1 C4的逻辑电路称为先行进位发生器。采用先行进位