组合逻辑电路的设计.doc_第1页
组合逻辑电路的设计.doc_第2页
组合逻辑电路的设计.doc_第3页
组合逻辑电路的设计.doc_第4页
组合逻辑电路的设计.doc_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实 验 报 告学生姓名：班级：学 号：课程：EDA技术实用教程一、 实验题目： 组合逻辑电路的设计二、 实验地点：三、 实验目的：1.熟悉Quartus的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。2加深FPGACPLD设计的过程，并比较原理图输入和文本输入的优劣。四、 实验内容：1首先利用Quartus完成2选1多路选择器（如图S1-1）的文本编辑输入(mux21a.vhd)和仿真测试等步骤。最后在实验系统上进行硬件测试，验证本项设计的功能。图S1-12将此多路选择器看成是一个元件mux21a，利用原理图输出法完成图s1-2，并将此文件放在同一目录中。图s1-2编译、综合、仿真本例程，并对其仿真波形作出分析说明。最后在实验系统上进行硬件测试，验证本项设计的功能。 3以1位二进制全加器为基本元件，用例化语句写出8位并行二进制全加器的顶层文件，编译、综合、仿真本例程，并对其仿真波形作出分析说明。最后在实验系统上进行硬件测试，验证本项设计的功能。4七段数码管译码器（Decoder）七段数码管译码器（Decoder）的输入为4位二进制代码，输出为7个表征七段数码管代码的状态信号。五、 实验环境（使用的软硬件）：硬件：计算机，GW48EDA/SOPC+PK2实验系统软件：Quartus7.2六、 实验步骤及操作：1、 建一个工程mux21a，文本编辑输入(mux21a.vhd)：波形仿真测试：采用模式0进行硬件仿真。2、 利用原理图输出法得到如图编译、综合、采用模式0仿真，在实验系统上进行硬件测试：4、 下面为一个七段数码管译码器的VHDL源代码模型：编译、综合、采用模式6仿真，在实验系统上进行硬件测试：七、 实验总结及心得体会：1、 初步认识了GW48EDA/SOPC+PK2实验系统的原理及学会使用。2、 学会运用Quartus软件，包括设计项目输入、设计项目处理、设计项目校验、器件编程 以及与GW48EDA/SOPC+PK2实验系统的结合仿真。3、 在实验过程中容易出现很多问题，特别是程序仿真过程中出现的一些细节问题，应耐心解 决，与老师同学探讨。报告评分：指导教师签字： 批阅日期： 注意：l 实验报告以纸质文档形式上
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论