习题-组成原理曾经考题-带答案.doc

一选择题第一章 计算机系统基本概念第二、三章 计算机中数据表示、运算方法运算器第四章 存储系统第五章 指令系统第六章 中央处理器第七章 总线系统第八章 外围设备第九章 输入输出系统1关于计算机软件、硬件及其之间的关系，说法错误的是（ C ）A计算机硬件系统可划分为主机和外部设备B完整的计算机系统应包含完整的硬件系统及其相配套的软件C计算机组成研究内容包括计算机软硬件之间的接口D对于某些功能，计算机实现可由硬件实现也可由软件来实现2关于计算机组成与计算机系统结构，说法错误的是（ C ）A计算机系统结构是从程序员角度看到的计算机系统具有哪些特征B某种计算机系统结构可以由不同的计算机组成来实现C计算机组成研究内容包括计算机软硬件之间的接口D计算机组成是指的实现计算机系统结构规定的功能的单元及其相互连接第二、三章 计算机中数据表示、运算方法运算器假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（ D ）A11001011 B11010110 C11000001 D11001001对于定点补码运算，叙述正确的是（ C ）A两正数相加，最高数值为无进位，则有溢出B两正数相加，最高数值为有进位，则无溢出C两负数相加，最高数值为有进位，则无溢出D两负数相加，最高数值为无进位，则无溢出若某数x的真值为-0.1010，在计算机中该数表示为1.0101，则该数所用的编码方法是（ C ）码A原 B补 C反 D移下列数中最大的数为（ A ）。A（11000）BCD B（23）10 C（25）8 D（19）16已知，且，则可通过以下哪种方法求得（ D ）A B各位取反，末位加1C D除各位取反，末位加1，若要使，则要满足（ A ）A，至少有一个为1 B，任意C，至少有一个为1 D，任意某浮点数采用总长32位表示，其中符号位为1位，阶码占8位用移码表示，尾数占23位用补码表示，基数为2，则其规格化表示能表示的最大负数为（ A ）A B C DIEEE754标准规定32位浮点数格式中，符号位1位，阶码为8位且取偏置值为127，尾数为23位，则能表示的最大规格化负数为：（ B ）A B C D对于浮点数的加减法运算，对阶的原则是（ B ）A大阶向小阶看齐 B小阶向大阶看齐 C取两者阶码中间值 D按阶码部分可表示的最大值作为标准在定点数运算中产生溢出的原因是（ C ）A运算过程中最高位产生了进位或借位 B参加运算的操作数超出了机器的表示范围 C运算结果的操作数超出了机器的表示范围 D寄存器的位数太少，不得不舍弃最低有效位若采用双符号位补码运算，运算结果的符号位为01，则( B )A产生了负溢出(下溢) B产生了正溢出(上溢)C结果正确，为正数 D结果正确，为负数向右规格化的规则为：尾数（ ），阶码（ ）。 AA右移1位，加1 B左移1位，加1 C右移1位，减1 D左移1位，减1第四章 存储系统关于存取时间和存取周期，下列说法正确的是（ B ）A存取时间是存储器进行写操作所允许的最短时间间隔B存取周期通常大于存取时间C存取周期是进行读出或写入一个存储单元数据所需的时间D存储周期是连续两次启动存储器进行读写所需的最短时间间隔，是存取时间的一部分关于Cache映像方式，下列说法正确的是（ B ）A组相联映像是把主存储器的每块映射到一个固定可用的Cache块中B直接映像是把主存储器的每块映射到一个固定可用的Cache块中C全相联映像是把主存储器的每块映射到一个固定可用的Cache块中D直接映像是把主存储器的每块映射到任何一个可用的Cache块中下列说法不正确的是（ B ）A随机存取存储器中的任何单元都可以被随机访问B顺序存储器中的任何单元都可以被随机访问C永久性存储器掉电后存储内容不丢失DDRAM通常用来构成主存，SRAM通常用来构成Cache某一RAM芯片，其容量为5128位，包括电源和接地端，该芯片引出线的最小数目应是（ ? ）A23 B25 C50 D19 某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数数目为（ D ）。A8，512 B512，8 C18，8 D19，8CPU执行一段程序时，cache完成存取的次数为1700次，主存完成存取的次数是300次，则cache的命中率是（ C ）A0.92 B0.95 C0.85 D0.93 常用的虚拟存储器寻址系统由（ A ）两级存储器组成。（没涉及到）A主存辅存 BCache主存 CCache辅存 D主存硬盘第五章 指令系统对于寻址方式，下列说法不正确的是（ D ）A寄存器间接寻址方式的操作数位于主存中B变址寻址方式采用变址寄存器的内容与偏移量相加来形成操作数有效地址C基址寻址方式中，基址寄存器内容不可变，位移量可变D采用直接寻址方式获取操作数不需要访问主存堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果入栈操作的动作是：（A）MSP ，（SP）- 1 SP ，那么出栈的动作应是（ B ）A（MSP）A， （SP） + 1SP B（SP） + 1SP ，（MSP）A C（SP） - 1SP ，（MSP）A D（MSP）A ，（SP） - 1SP 关于指令执行的流水线，下列说法不正确的是（ C ）A输入流水线最好为连续任务，这样才能充分发挥流水线的效率B流水线各段工作时间应尽量相当，否则容易引起“堵塞”、“断流”等C采用流水线增大了指令的吞吐率，同时也减少了每一条指令本身的执行时间D采用流水线方式的目的是加快程序的执行指令周期是指（ C ）ACPU从主存中取出一条指令的时间 BCPU执行一条指令的时间CCPU从主存中取出一条指令加上执行这条指令的时间DCPU时钟主频周期直接寻址、间接寻址、立即寻址三种寻址方式中，获取操作数的速度由快到慢依次为（ C ）A直接、立即、间接 B直接、间接、立即C立即、直接、间接 D立即、间接、直接单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ C ）A堆栈寻址方式 B立即数寻址方式 C隐含寻址方式 D间接寻址方式CPU中跟踪指令后继地址的寄存器是（ C ）A地址寄存器 B堆栈寄存器 C程序计数器 D指令寄存器关于指令执行的流水线，下列说法不正确的是（ A ）A采用流水线增大了指令的吞吐率，同时也减少了每一条指令本身的执行时间B流水线各段工作时间应尽量相当，否则容易引起“堵塞”、“断流”等C输入流水线最好为连续任务，这样才能充分发挥流水线的效率D采用流水线方式的目的是加快程序的执行由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（ B ）来规定。A主存中读取一个指令字的最短时间 B主存中读取一个数据字的最长时间 C主存中写入一个数据字的平均时间 D主存中读取一个数据字的平均时间 指令系统采用不同寻址方式的目的是（ C ）A实现存储程序和程序控制；B缩短指令长度，扩大寻址空间，提高编程灵活性；。C可直接访问外存；D提供扩展操作码的可能并降低指令译码的难度；单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ C ）A堆栈寻址方式 B立即数寻址方式 C隐含寻址方式 D间接寻址方式CPU中跟踪指令后继地址的寄存器是（ C ）A地址寄存器 B堆栈寄存器 C程序计数器 D指令寄存器下列说法中（ C ）是正确的A指令周期等于机器周期 B指令周期小于机器周期C指令周期大于机器周期 D指令周期是机器周期的两倍第六章 中央处理器由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用（ B ）来规定。A主存中读取一个指令字的最短时间 B主存中读取一个数据字的最长时间 C主存中写入一个数据字的平均时间 D主存中读取一个数据字的平均时间假设微操作控制信号用表示，指令操作译码器输出用表示，节拍电位信号用表示，节拍脉冲信号用表示，状态反馈信息用表示，则组合逻辑控制器的基本原理可描述为（ D ）A BC D下列部件不属于控制器的是（ A ）A 数据缓冲寄存器 B指令译码器 C指令寄存器 D程序计数器关于微程序控制器，下列说法错误的是（ C ）A微周期是指微指令从控制存储器中取出到相应微操作完成所需的时间B微指令的格式包括操作控制字段和顺序字段C垂直型微指令的字长通常比水平型微指令字长要长，且并行操作能力比后者强D微地址转移逻辑用于给出下一条微指令在控制存储器中的地址对于微程序控制器，机器指令、微指令的关系正确的是（ D ）A一段微程序由一条机器指令来解释执行B一条微指令由若干条机器指令组成C在CPU运行时，微指令和机器指令都需要调入指令寄存器D每条机器指令由一段微指令组成的微程序来解释执行某型计算机系统的微处理器的主频为100MHZ，四个时钟周期组成一个机器周期，平均三个机器周期完成一条指令，则它的机器周期为( A )ns。A40 B50 C80 D100下列部件不属于控制器的是（ A ）A数据缓冲寄存器 B指令译码器 C指令寄存器 D程序计数器微程序控制器中，微程序的入口地址是由（ C ）形成的A机器指令的地址码字段 B微指令的微地址码字段 C机器指令的操作码字段 D微指令的微操作码字段 程序计数器PC用来存放指令地址，每当执行完一条指令后，通常由程序计数器提供后继指令地址，其位数和（ D ）位数相同。A指令寄存器IR B指令译码器ID C程序状态寄存器PS D主存地址寄存器MAR程序计数器属于( A )。A控制器 B运算器 C存储器 D输入输出接口第七章 总线系统关于总线控制，下列说法正确的是（ B ）A总线主设备申请总线使用权并发出命令控制总线运行，在数据传输过程中负责发送数据B采用计数定时查询方式查询链上的电路故障不会影响后续部件的总线请求C串行链式控制方式实现起来总线控制逻辑分散于不同的器件上D对于独立请求方式实现总线控制器需要设置排队线路和设置总线请求、总线允许、总线忙信号线关于总线控制，下列说法不正确的是（ C ）A总线主设备申请总线使用权并发出命令控制总线运行，在数据传输过程中可能负责发送数据，也可能接收数据B采用计数定时查询方式查询链上的电路故障不会影响后续部件的总线请求C串行链式控制方式在实现时，总线控制逻辑分散于不同的器件上D对于采用独立请求方式实现总线控制，需要设置硬件排队线路和设置总线请求、总线允许信号线在（ A ）的微型计算机系统中，外设可以和主存贮器单元统一编址，因此可以不使用I/O指令。A 单总线 B 双总线 C 三总线 D 多总线系统总线中控制线的功能是（ A ）A提供主存、I/O接口设备的控制信号响应信号 B提供数据信息 C提供时序信号 D提供主存、I / O接口设备的响应信号第八章 外围设备CRT的分辨率为10241024像素，像素的颜色数为256，则刷新存储器（帧存储器）的容量为（ B ）A512KB B1MB C256KB D2MBCRT的像素的颜色数为256，则刷新存储器（帧存储器）的每个单元的字长为（ C ）A256位 B16位 C8位 D7位计算机的外围设备是指（ D ）A输入/输出设备 B外存储器 C远程通信设备 D除了CPU和内存以外的其它设备CRT的像素的颜色数为128，则刷新存储器（帧存储器）的每个单元的字长为（ D ）A256位 B16位 C8位 D7位磁头对磁盘进行读写信息时，最基本的信息单位是（ C ）A记录面 B磁道 C扇区 D字节第九章 输入输出系统采用DMA方式进行输入输出，DMA硬件接口不包含以下哪个部件（ A ）A程序状态寄存器 B数据缓冲寄存器 C设备地址寄存器 D字计数器DMA方式用来实现以下功能（ D ）ACPU和内存之间的数据传送 B外围设备和外围设备之间的数据传送CCPU和外围设备之间的数据传送 D内存和外围设备之间的数据传送如果有多个中断同时发生，系统将根据中断优先级响应并处理优先级最高的中断请求，若要调整中断事件的处理次序，可以利用（ D ）（没涉及到）A中断嵌套 B中断向量 C中断响应 D中断屏蔽中断向量可提供（ C ）。（没涉及到）A被选中设备的地址 B传送数据的起始地址C中断服务程序入口地址 D主程序的断点地址通道方式通过通道处理机执行通道程序来控制输入输出过程，通道程序由以下哪个组成（ A ）（没涉及到）A通道指令 B通道指令和I/O指令 CI/O指令 D通道状态字在采用DMA方式高速传输数据时，数据传送是（ C ）A在总线控制器发出的控制信号控制下完成的 B由CPU执行的程序完成的C在DMA控制器本身发出的控制信号控制下完成的 D由CPU响应硬中断处理完成的二填空题第二、三章 计算机中数据表示、运算方法运算器数的真值变成机器码可采用 表示法， 表示法， 表示法和移码表示法。原码 反码 补码浮点数的尾数通常用 码或 码表示，阶码用 码或补码表示。原 补 移第四章 存储系统对存储器的要求是 ， ， 。为了解决这三方面的矛盾计算机采用多级存储体系结构。价位 容量 速度Cache是一种高速缓冲存储器，是为了解决CPU和主存之间 不匹配而采用的一项重要硬件技术。速度Cache中的内容是 部分内容的拷贝。主存 是指存储在能永久保存信息的器件中的程序，是具有软件功能的硬件。固件由于DRAM的位电路保存信息需要对电容充电，故为了保持DRAM中的信息需要对其进行 ，而SRAM则不需要。刷新3DRAM由于具有功耗较 ，速度较 的特点，故常用于 存储器；SRAM则功耗较 ，速度较 ，因此常用于 存储器。低 快 主存 高 快 高速缓存第五章 指令系统某指令的操作码字段有6位，则其能表示的操作有 种。64指令应提供足够的信息给CPU，通知其完成何种操作、如何完成操作，应包含要素为操作码、源操作数、 、 。目的操作数 下一条指令的地址对于寄存器间接寻址方式，操作数的地址存放在 ，操作数本身存放在 。主存 主存对于变址寻址方式，操作数的地址通常由变址寄存器的值和 相加计算得到，操作数本身存放在 中。偏移量 主存辅存、主存和 构成了系统的三级存储系统。在CPU执行程序时，必须将指令存放在 。外存 主存相对寻址中操作数地址通常是把 的内容和指令地址码部分给出的地址相加求得的。PC第六章 中央处理器微指令的格式中包含 字段和 字段。操作控制 顺序控制中央处理器由 和控制器两部分组成。运算器微程序入口地址是 根据机器指令的 产生的。控制器 操作码第七章 总线系统在总线标准中，每根传输线的信号传递方向，电平标准和负载能力由 特性规定；连线类型、数量、接插件的几何尺寸和形状，引脚线的排列由 特性规定。电气 物理为便于不同厂家生产的模块能够灵活构成系统，形成总线标准，总线标准中规定了总线的 、 、 、时间特性。物理 电气 功能在计算机系统中，多个系统部件之间信息传送的公共通路称为 。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、地址、 信息。总线 控制第八章 外围设备第九章 输入输出系统在计算机系统中，I/O接口用来连接主机和外部设备，实现数据交换和外设控制，其硬件基本结构包括数据寄存器、 寄存器、 寄存器、逻辑电路和译码控制电路。控制 状态在计算机系统中一般存在多种类型的通道，按照通道的组织结构，具体可分为 通道，字节多路通道， 多路通道。选择 数组在计算机输入输出系统中，I/O操作实质上是对I/O端口的操作，即访问端口就是访问接口中的寄存器，对于I/O端口的编址方式通常有 编址和 编址。统一 独立CPU在处理中断过程中若有新的中断请求出现，若暂停现行的中断服务程序，转去处理新的请求，称为 ；如果有多个中断同时发生，系统将根据中断优先级响应并处理优先级最高的中断请求，若要调整中断事件的处理次序，可以利用 。中断响应 中断屏蔽I/O接口按照控制方式分类，有 接口、 接口和DMA接口。程序查询 中断在计算机输入输出系统中，I/O操作实质上是对I/O端口的操作，对于I/O端口的编址方式通常有统一编址和 编址。独立向CPU提出中断请求的外设或事件称为 。中断源第十章 计算机体系结构流水CPU是以 并行性为原理构造的处理器，是一种非常经济而实用的并行技术。（没有涉及）三判断题第一章 计算机系统基本概念第二、三章 计算机中数据表示、运算方法运算器（ T ）只要运算器具有加法和移位功能，再增加一些控制逻辑，计算机就能实现各种算术运算；（ T ）运算器无论简单还是复杂，都有状态寄存器部件，状态寄存器是为计算机提供判断条件以实现程序转移必不可少的部件；（ F ）在没有设置乘除法指令的计算机系统中，就不能实现乘除法运算；第四章 存储系统（ F ）Cache是主存的一部分，可以由访存指令直接访问其中的存储单元；（ F ）由于SRAM的位电路依靠电容充放电来记录状态信息，故需要对其刷新；（ F ）计算机系统采用双端口存储器的主要目的是解决扩充存储容量的问题；没有涉及第五章 指令系统（ F ）在执行指令时，指令位于主存中的地址存放在指令寄存器中；（ F ）采用流水线增大了指令的吞吐率，同时也减少了每一条指令本身的执行时间；第六章 中央处理器（ T ）控制器的核心部件是微操作信号发生器；（ F ）在微程序控制器中，储存微程序的是微指令寄存器；第七章 总线系统（ T ）采用计数器定时查询方式，查询链上的电路故障不会影响后续部件的总线请求；（ F ）系统总线是指CPU内部各单元之间传输信息的总线；第八章 外围设备（ T ）通常，磁盘存储器一个记录面上的每条磁道的存储容量是相同的；第九章 输入输出系统（ F ）通道方式通过通道处理机执行通道程序来控制输入输出过程，通道程序由通道指令、I/O指令和通道状态字组成；（ T ）有通道的计算机中，通道分担了计算机系统大部分或全部的输入输出功能；（ F ）通道是实现外设之间交换数据的控制器；（ F ）在中断判优方法中，软件查询法使用编程的方法读取中断寄存器的内容，中断源的优先级与查询顺序无关；(没有涉及)四简答题已知X=0.11001，Y=0.11011，机器字长为8位，用双符号位（变形补码）计算X+Y的补码，并判断运算结果的溢出情况。（方法见第3章-1 ppt）用补码运算方法分别求X+Y，（1）X=0.1001，Y=0.1100，（2）X= -0.0100，Y=0.1001,并采用双符号位判断运算结果的溢出情况。（方法见第3章-1 ppt）用补码运算方法求X-Y，（1）X= -0.0100，Y=0.1001，（2）X= -0.1011，Y= -0.1010, 并采用双符号位判断运算结果的溢出情况。（方法见第3章-1 ppt）某CPU共有16根地址线，8根数据线，使用作为访存控制信号（低电平有效），用作为读写控制信号（高电平读，低电平写），现有以下存储芯片：位RAM、位RAM、位ROM，译码芯片为74LS181（如图）和各种门电路数量不限。要求画出CPU与存储器连接图及各种存储芯片使用数量，使得以0000H地址开始的2K地址空间为系统程序ROM区，之后相邻的2K地址空间为用户程序RAM区。为控制端，为变量输入端，为输出端（答案见第4章-2 ppt 例题）某计算机的存储系统中，主存储器共划分为128块，块大小为16个字节，高速缓存有16个块：（1）（2分）表示出直接相联映像主存、Cache的地址格式及各字段长度；（2）（2分）表示出全相联映像主存、Cache的地址格式及各字段长度；（3）（3分）表示出2路组联映像主存、Cache的地址格式及各字段长度。（参考第4章-3ppt典型例题）如图所示为存储器的地址空间分布图，已给定2：4译码器和二输入与非门、非门，请设计地址译码电路。（只画出高位地址线产生片选信号的译码电路图。）地址 存储映像0000H8000HC000HE000HFFFFH4000HROM1ROM2空RAM1RAM2（参考第4章-2 ppt 例题）设某机主存容量为4MB，Cache容量为16KB，每块包含个字，每字32位，设计一个四路组相联映像（即 Cache每组内共有四个块）的 Cache组织，要求 ：（）画出主存地址字段中各段的位数 。（）设Cache的初态为空，CPU 依次从主存第、 、 号单元读出 个字（主存一次读出一个字），并重复按此次序读次，问命中率是多少？（）若 Cache 的速度是主存的6倍，试问有Cache 和无 Cache 相比 ，速度提高多少倍（1）主存4MB，按字节编址，共22位，地址格式如下： 区号8位 组号7位 组内地址2位 块内地址5位（2）主存的第0，1，299号字分别在字块0，112组中，cache初始状态为空，所以第一次均不命中，以后每个均命中，命中率=Nc/（Nc+Nm）=（100-13+7100）/（8100）=98.4%（cache中每块包含8个字，而cpu读入时是一个字一个字地读入，而把主存中的数据调入cache中是以块为单位调入的。100除以8等于12点多，也就是100个字需要占用13个块cache中的块数大于十三，因此，不命中只存在于第一遍读入中，减去的13就是调入13个块。只有那13次是不命中的）（3）设Cache的存取周期为T，主存为6T有Cache的访存时间：T+(1-98.4%)*6T=1.096T无Cache的访问时间：6T故提高倍数：6T/1.096T=5.47某计算机的存储系统由cache和主存构成，cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。问： （1）cache的命中率是多少？（2）CPU访问内存的平均时间是多少纳秒？（3）cache-主存系统的效率是多少？（参考第4章-3ppt）某机主存容量为4M16 位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围(十进制表示)；（3）一次间址的寻址范围(十进制表示)；（1）一地址指令操作码字段7位，寻址方式字段3位，地址字段6位（2）直接寻址最大范围26=64（3）由于存储器字长为16位，故间接寻址的反问216=65536某模型机指令系统中共有7条指令，共有8个通用寄存器，2个变址寄存器，指令系统中包含8位字长的寄存器-寄存器型指令3条，16位字长的寄存器-存储器变址寻址方式指令4条，变址范围不小于正负127，设计指令格式并给出各字段长度及操作码编码。（第5章-2ppt例题）某磁盘存储器的转速为3000转分钟，共有4个盘面，5道mm，每道记录信息12288B，最小磁道直径为230mm，共有275道。试问：（）该磁盘存储器的存储容量是多少？（）磁盘的数据传送率是多少？（3 ）平均等待时间是多少？（参考第8章关于磁盘计算的例题）设有一个盘面直径为18in的磁盘组，有20个记录面可用，每面有5in的区域用于记录信息，记录密度为100道/in和1000b/in（最内道），转速为2400r/min，磁头道间移动时间为0.2ms：（1）计算该盘组的非格式化容量、数据传输率和平均存取时间；（2）若格式化后每磁道划分7个扇区，表示出磁盘地址格式。（参考第8章关于磁盘计算的例题）某单片磁盘有如下参数：旋转速率是7200r/min，一面上的磁道数是30000，每道扇区数是600，寻道时间是每横越百条磁道花费1ms。开始时磁头位于磁道0，收到一个存取随机磁道随机扇区的请求。问：（）平均寻道时间是多少？（）平均等待时间是多少？（3 ）一个扇区的传送时间是多少？（参考第8章关于磁盘计算的例题）简述采用中断控制方式CPU响应中断的条件。简述什么是中断向量？中断向量如何形成？（没有涉及）什么是DMA传送方式？并列举常用的种DMA 传送方法简述什么是中断隐指令？其作用是什么？（没有涉及）五综合应用题某半导体存储器容量15KB，其中固化区8KB，可选用的EPROM芯片为4K*8；可随机读写区7KB，可选SRAM芯片有4K*4、2K*8、2K*4、1K*8；各种译码器和门电路数量不限。地址总线A15A0（A0为最低位），双向数据总线D7D0（D0为最低位），作为读写控制信号（高电平读，低电平写），为低电平时允许存储器工作信号。请说明地址分配，设计并画出该存储器逻辑图并注明片选逻辑、片选信号极性等。 现有如下存储芯片 ：2K的 ROM 、4K的 RAM 、8K 的 ROM 。 若用它们组成容量为16KB 的存储器，前KB为ROM，后12KB 为RAM ，CPU 的地址总线16位，数据总线8位 。 （）各种存储芯片分别用多少片 ？（）正确选用译码器及门电路 ， 并画出相应的逻辑结构图。 用一条4个功能段的浮点加法器流水线计算，每个功能段的延迟时间均相等为t ，流水线的输出端与输入端之间有直接数据通路，而且设置有足够的缓冲寄存器，要求用尽可能短的时间完成计算：（1）画出流水线时空图； （2）计算流水线的实际吞吐率、加速比和效率。（第5章-3 ppt例题3）设有k(=4)段指令流水线，它们是取指令、指令译码、指令执行、存回结果，分别用S1，S2，S3，S4过程段表示，各段延迟时间均为t。若连续输入n条指令，请画出指令流水线的时空图，并推导出该流水线吞吐率P、加速比S和效率E的公式。设计将指令的执行划分为三个阶段，取指令时间t取=4t，分析阶段：t译码=5t，执行阶段：t执=6t，某程序包含200条指令，计算以下：（1）顺序执行方式的时间； （2）允许两条指令重叠，执行完所需时间； （3）允许三条指令重叠，执行完所需时间。（第5章-3 ppt例题，300改成了200）4某双总线结构的机器如图，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W信号控制），MAR为主存地址寄存器，MDR为数据缓冲寄存器，ALU有+、 信号决定可完成何种操作，控制信号G控制的是一个门电路。另外，箭头表示数据可以传递的方向，线上标注有控制信号，例如Yi表示Y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制，ALU执行减法时Y中存放被减数：（1）（3分）写出寄存器R1到主存的数据通路； （2）（8分）若SUB R0, (R1)表示(R0)M(R1)R0，即第一个操作数采用寄存器寻址方式，第二个操作数采用寄存器间接寻址方式，画出其指令执行的流程图，并列出相应的微操作控制信号。（3）若SUB (R0), (R1)表示M(R0)M(R1)M(R0)，即两个操作数均采用寄存器寻址方式，运算结果存入第一个操作数中。请画出其指令执行的流程图，并列出相应的微操作控制信号。（第6章-5ppt原题）某模型机采用单总线结构如图所示，IR为指令寄存器，P