3篇2章习题解答.pdf

54 第三篇第三篇第第 2 2 2 2 章习题章习题 题题 3 2 13 2 13 2 13 2 1 所示电路中 D1 D2为硅二极管 导通压降为 0 7V 1 B 端接地 A 接 5V 时 VO等于多少伏 2 B 端接 10V A 接 5V 时 VO等于多少伏 3 B 端悬空 A 接 5V VO等于多少伏 4 A 接 10k 电阻 B 悬空 VO端电压等于多少伏 题图题图 3 2 13 2 13 2 13 2 1 解 该题在各种输入电压下 主要决定二极管导电还是不导电 然后决 定输出电压 请见表 输入二极管工作情况输出电压 ABD1D2VO 5V0V截止导电0 7V 5V10V导电截止5 7V 5V悬空导电截止5 7V 10K 悬空导电截止5 35V 题题 3 2 23 2 23 2 23 2 2在题3 2 1 的电路中 若在 A B 端加如题图 3 2 2 所示波形 试 画出 VO端对应的波形 并标明相应的电平值 题图题图 3 2 23 2 23 2 23 2 2 55 解 根据电路图 电路是一个 与 逻辑功能 当加上二极管导电后的 压降 则输出高电平为 5 7V 输出低电平时为 0 7V 电压 所以波形图如图 所示 题题3 2 33 2 33 2 33 2 3 试写出题图3 2 3 2 3 2 3 2 3 3 3 3所示逻辑电路的输出函数Y1及Y2表达式 并 画出相应的逻辑图形符号 题图题图 3 2 33 2 33 2 33 2 3 解 这是一个射极耦合逻辑门电路 ECL T1和 T2的集电极和 A B 间是或非逻辑关系 T3集电极和 A B 间构成或逻辑关系 而 T4和 T5是射 极输出 所以 Y1输出是或逻辑关系 Y2是或非逻辑关系 BAY 1 BAY 2 其逻辑符号为 56 题题3 2 43 2 43 2 43 2 4 已知TTL反相器的电压参数为VOFF 0 8V VOH 3V VTH 1 4V VON 1 8V VIL 03V VCC 5V 试计算其高电平输入信号噪声容限 VNH和 低电平输入信号噪声容限 VNL 解 低电平输入信号噪声容限 VVVV oLoffNL 5 03 08 0 高电平输入噪声容限 VVVVVV OnOHIHHNH 2 18 10 3 0 题题 3 2 53 2 53 2 53 2 5 TTL 门电路如题图 3 2 53 2 53 2 53 2 5 所示 已知门电路参数 IIH IIL 25 A 1 5mA IOH IOL 500 A 12mA 1 求门电路的扇出系数 NO 2 若电路中的扇入系数 NI为 4 则扇出系数 NO又应为多少 题图 3 2 53 2 53 2 53 2 5 解 1 低电平输出扇出系数 4 25 1 12 max 0 OL V IL OL L I I N 高电平输出扇出系数 10 225 500 min 0 OH V IH OH H I I N 扇出系数为 N0 4 个门 2 如果门的扇入为 4 则低电平和高电平扇出分别为 2 和 5 个同类 门 扇出系数为 N0 2 个门 57 题题 3 2 63 2 63 2 63 2 6 TTL 门 电 路 如 题 图 3 2 63 2 63 2 63 2 6 所 示 已 知 门 的 参 数 VOH VOL 3 6V 0 1V VIHmin VILmax 2 8V 0 4V IIH IIL 20uA 10mA 为了实 现图示的逻辑关系 试确定电阻 R 取值范围 题图题图 3 2 63 2 63 2 63 2 6 解 这是一个门与门之间的驱动问题 前一级门的输出高电平必须大于 后级输入高电平最小值 前级 的输出低电平必须低于后级门的输入低电平 最大值 因此 20 40 8 26 3 a VV R 而前级门的输出电流应该满足后级门的灌拉电流要求 题题 3 2 73 2 73 2 73 2 7 TTL门 电 路 如 题 图 3 2 73 2 73 2 73 2 7 所 示 已 知 门 的 参 数 VOH VOL 3 6V 0 1V VIHmin VILmax 2 8V 0 4V IIH IIL 40uA 10mA IOH IOL 500 A 12mA 为了实现图示逻辑关系 试确定电阻 R 取值范围 题图题图 3 2 73 2 73 2 73 2 7 解 因为电路是直接连接到下一级 所以前级的输出电平符合后级的要 求 只要考虑前级的输出电流保证能驱动后级即行 当 拉 电 流 负 载 时 电 阻R上 只 允 许 流 过 电 流 420402500AIR 所以电阻应小于 KR67 6 42 0 8 2 而 灌电流负载时可以不考虑 题题 3 2 83 2 83 2 83 2 8 与非门组成如题图 3 2 83 2 83 2 83 2 8所示电路 输入为方波 1 若不考虑门的平均传输时间 试画出输出 VO的波形 2 若门的平均传输时间为 tpd 且相等 试画出输出 V O和 VO的波 58 形 题图题图 3 2 83 2 83 2 83 2 8 解 1 不计平均传输延迟时间时的波形 2 当考虑门的传输延时的波形 题题 3 2 93 2 93 2 93 2 9 试对题图 3 2 93 2 93 2 93 2 9所示两种 TTL 门电路 画出它们在所示 A B C 等输入信号作用下的输出波形 VI t V V0 t VV0 t V 59 题图题图 3 2 93 2 93 2 93 2 9 解 第一个图是一个与门电路 第二个电路是一个三态输出的异或非门 电路 电路中用箭头表示输入电平极性 低电平输入 低电平输出 ABBAL 1 1 0 2 2 CL CBAL 高阻态 题题 3 2 103 2 103 2 103 2 10 题图 3 2 103 2 103 2 103 2 10 是两个用 74 系列门电路驱动发光二极管的电路 要求 VI VIH或 VI VIL时发光二极管 D 导通并发光 已知发光二极管的导 通电流为 10mA 试问应选用 a b 中的哪一个电路 请说明理由 60 a b 题图题图 3 2 103 2 103 2 103 2 10 解 从原理上讲 二种驱动电路都可以 但是从门电路的拉电流和灌电 流能力讲 因拉电流能力弱 门电路提供不出 10mA 电流 灌电流能力强 所以应该是 a 电流驱动 题题 3 2 113 2 113 2 113 2 11 在题图 3 2 13 2 13 2 13 2 11 1 1 1所示由两反相器输出端相接构成的逻辑电器中 若它们的输入 A B 是相互交替地为逻辑 1 1 1 1 0 0 0 0 并驱动管子为为饱和导电 则晶体管 T1 T2的集电极电流将是 A 0 B VCC RC C 2VCC RC D VCC 2RC 题图题图 3 2 113 2 113 2 113 2 11 解 其交替输入高低电平下 T1和 T2将轮流饱和导电 所以集电极电 流近似为 C 2VCC RC 题题 3 2 123 2 123 2 123 2 12 写出题图 3 2 123 2 123 2 123 2 12 所示门电路的输出表达式 Y 并画出相应的 逻辑符号 题图题图 3 2 123 2 123 2 123 2 12 解 电路为 4 只管子并联使用 所以 该电路实现的是一个 4 变量的或 非逻辑功能 即 DCBADCBAYYY 21 61 题题 3 2 133 2 133 2 133 2 13 写出题图 3 2 133 2 133 2 133 2 13所示逻辑门电路的输出表达式 F 并画出相应 的逻辑符号 题图题图 3 2 133 2 133 2 133 2 13 解 电路是二个 TTL 与非门的并联 其中的 A B C 实现与扩展 所 以电路是一个与 或非功能电路 输出逻辑关系为 DEABCDEABCF 题题 3 2 143 2 143 2 143 2 14 已知 TTL 缓冲器 7404 集电极开路门 OC 门 的参数如下 VOH 3 0V max VIH 2 0V VOL 0 4V VIL 0 8V IOH 250 A IIH 40 A IOL 40mA IIL 1 6mA 若将 7 个这样的 OC 门输出相连后 再去驱动 7 个标准的 TTL 门 74 系列 试决定 OC 门的电源电压 VCC 及外接集电极电阻 RC 解 这是 OC 门驱动 TTL 门电路的问题 7 个 OC 门连接后的输出电流能力 如下 IOHmax 7 0 25 1 75mA IOLmax 7 40 280mA 则 OC 门输出高电平时 62 题题 3 2 153 2 153 2 153 2 15 题图 3 2 153 2 153 2 153 2 15 所示电路为一信息传输的总线系统 任何时刻它 只能允许有一个门驱动总线 试计算该系统最大可能连接的驱动门数目 N 设三态门输出高阻时的漏电流为40 A 正常工作时IOH 5 2mA IIH 40 A 题图题图 3 2 153 2 153 2 153 2 15 题题 3 2 163 2 163 2 163 2 16 现有 5 个集电极开路的 TTL 门构成的 线与 输出系统 并 带有同类门 6 个作负载 如题图 3 2 163 2 163 2 163 2 16所示 已知 VOH 2 4V VOL 0 4V IOH 250 A IOL 16mA IIH 40 A IIL 1 6mA VCC 5V 试选择合适的 电阻 RC值 题图题图 3 2 163 2 163 2 163 2 16 题题 3 2 173 2 173 2 173 2 17 对题图 3 2 173 2 173 2 173 2 17 所示标准 TTL 与非门 若 B 端分别接电压 0V 0 2V 3 6V 及 5V 试问 A 输入端上电压表的读数各为多少 将结果填入表 中 63 题图题图 3 2 173 2 173 2 173 2 17 解 当 B 端连接 5V 和 3 6V 的时候 电压表量到的电压近似为 1 4V 当 B 连到 0 2V 和 0V 时 测到的分别是 0 2V 和 0V 电压 题题 3 2 183 2 183 2 183 2 18 题图 3 2 183 2 183 2 183 2 18 所示为两种门电路的电压传输特性 是在相同电 源电压下 5V 测得的 由此可看出实线为什么门电路 而虚线则又为什 么门电路 题图题图 3 2 183 2 183 2 183 2 18 解 实线是 CMOS 门电路 虚线是 TTL 集成逻辑运门电路 题题 3 2 193 2 193 2 193 2 19 试写出题图 3 2 193 2 193 2 193 2 19 所示 CMOS 逻辑电路的输出 P F 表达 式 输入变量为 A B C 并画出相应的逻辑符号 题图题图 3 2 193 2 193 2 193 2 19 解 因 CMOS 门电路中的 NMOS 和 PMOS 是成对出现的特点 所以下 列几点的逻辑关系分别是 BAD DABP 64 高阻态 F PF 1 0 C C 0 1 C C 题题 3 2 203 2 203 2 203 2 20 试写出题图 3 2 203 2 203 2 203 2 20 所示 CMOS 逻辑电路的输出 P Q 表达 式 输入变量为 A B C D 及 E 并画出相应逻辑符号 题图题图 3 2 203 2 203 2 203 2 20 解 因为 CMOS 中的 PMOS 和 NMOS 管总是成对出现的 而 P 和 Q 经传输门门控制 所以有表达式 ECDABEPQ 题题 3 2 213 2 213 2 213 2 21 对于题图 3 2 213 2 213 2 213 2 21 所示逻辑电路 当用 TTL 器件构成时 其 输出逻辑关系为CBAYT 当用 CMOS 器件构成时 输出YC 1 题图题图 3 2 213 2 213 2 213 2 21 题题 3 2 223 2 223 2 223 2 22 试分析题图 3 2 223 2 223 2 223 2 22 a b 所示电路的逻辑功能 写出 Y Y2的逻辑表达式 图中的门电路均为 CMOS 门电路 这种连接方式能否用 65 于 TTL 门电路 题图题图 3 2 223 2 223 2 223 2 22 解 根据电路有 Y1和 Y2表达式 ABCDEFDEFABCY 1 FEDCBAFEDCBAY 2 这是一种 与 和 或 输入端的扩展电路 这种连接不适用 TTL 电路 因为对 a 电路讲 输出高电平会下降一 个二极管的压降 对 b 电路讲使输出低电平升高了一个二极管的压降 题题 3 2 233 2 233 2 233 2 23 门电路组成的逻辑电路如题图 3 2 233 2 233 2 233 2 23 所示 请写出 F1 F2 的逻辑表达式 当输入图示信号波形时 画出 F1 F2端的输出波形 题图题图 3 2 233 2 233 2 233 2