试卷_数字逻辑(09本科)A1.pdf_第1页
试卷_数字逻辑(09本科)A1.pdf_第2页
试卷_数字逻辑(09本科)A1.pdf_第3页
试卷_数字逻辑(09本科)A1.pdf_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

装 订 线 内 禁 止 答 题 装 订 线 内 禁 止 答 题 电子科技大学中山学院考试试卷电子科技大学中山学院考试试卷 课程名称 课程名称 数字逻辑设计及应用 试卷类型 试卷类型 A卷 2010 2010 2011 2011 学年第 二 学年第 二 学期 期末 学期 期末 考试 考试 考试方式 考试方式 闭卷 拟题人 拟题人 石建国 日期 日期 2011 6 8 审 题 人 审 题 人 学 院 学 院 电子信息学院 班 级 班 级 学 号 学 号 姓 名 姓 名 题号 一 二 三 四 五 六 七八 九 十 总分 得分 一 填空题 每空 2 分 共 24 分 1 十进制数 6 的 8 位二进制补码为 B 2 8421BCD 码 36H 代表的十进制数为 3 根据逻辑代数中的摩根定理 CBA 4 n 变量所有最小项的和为 5 CBCBA 6 三态门的三种输出状态分别为 0 态 1 态和 态 7 正逻辑中的与非门相当于负逻辑中的 门 8 多个 CMOS OD 门输出端并联再加公共上拉电阻后可实现 功能 9 容量为 16K 8bits 的并行 SRAM 芯片具有 根地址线 10 锁存器是一种对 敏感的存储单元电路 11 实现二十四进制计数器至少需要 个触发器 如果要求用触发器实现的话 12 74LS194 为 芯片 二 逻辑函数化简 每小题 6 分 共 12 分 1 BCAABCABACBF 电子科技大学中山学院试卷 第 1 页 共 4 页 2 15 14 13 12 11 10 9 7 5 3 1 0 dmDCBAF 三 8 选 1 数据选择器 74HC151 应用电路如下图所示 试用与非门实现其功能等效电路 10 分 四 试用 74HC138 译码器和与非门实现函数CBAF 10 分 电子科技大学中山学院试卷 第 2 页 共 4 页 五 针对下图所示时序电路 画出在时钟 CP 作用下 Q0 Q1 Q2输出波形 假设各输出端初始状态均 为 0 9 分 六 对以下由 JK 触发器构成的时序电路进行分析 列出其状态表并画出相应的状态图 13 分 电子科技大学中山学院试卷 第 3 页 共 4 页 七 试用 4 位二进制加法计数器 74161 设计一个模 7 计数器 10 分 附 74161 引脚图及功能表 电子科技大学中山学院试卷 第 4 页 共 4 页 八 试用 Verilog HDL 描述一个同步十进制加法计数器 其引脚和功能特性如下 12 分 CPCR工作状态 0 清零 1 计数 CPCRPE CEPCE
人人文库> 全部分类> 教育资料 > 考试试卷

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论