信科07级计算机组成原理习题.doc

复习大纲第一章 概论1、计算机的诺依曼体制特点2、计算机硬件系统的组织第二章 计算机中信息表示1、进制转换2、信息的码值表示3、指令格式机器指令寻址方式4、指令功能和类型第三章 CPU子系统1、CPU的组成2、时序控制的方式3、组合逻辑控制方式和微程序控制方式4、ALU5、运算方法第四章 存储子系统1、存储器芯片的基本构成和内部结构2、存储器的组织3、cache和虚拟存储器第五章 输入输出系统1、主机与外设的连接方法2、接口的分类和工作原理第六章 输入输出设备1、CRT显示器及显卡的工作原理和特点期末考试分值分布（选择题20分，填空题20分，简答题3题共30分，应用题3题，共30分）模拟试题一、选择题1完整的计算机系统应包括_D_。一个完整的计算系统应该是:硬件系统和软件系统,硬件系统应该包括运算器,控制器,存储器,输入设备和输出设备,软件系统包括系统软件和应用软件.A. 运算器、存储器、控制器 B. 外部设备和主机C. 主机和实用程序 D. 配套的硬件设备和软件系统2冯.诺依曼机工作方式的基本特点是_B_。 A. 多指令流单数据流 B. 按地址访问并顺序执行指令 C. 堆栈操作 D. 存储器按内容选择地址3目前的计算机，从原理上讲_C_。A指令以二进制形式存放，数据以十进制形式存放B指令以十进制形式存放，数据以二进制形式存放C指令和数据都以二进制形式存放D指令和数据都以十进制形式存放4下列数中最大的数是_B_。选BA 二进制128+16+4+1=149B 八进制2*64+2*8+7=151C 16进制9*16+6=150D 10进制143A（10010101）2 B（227）8 C.（96）16 D（143）55. 设X补=1.x1x2x3x4,当满足_A_时，X -1/2成立。x1必须为1，x2x3x4至少有一个为1 x1必须为1，x2x3x4任意x1必须为0，x2x3x4至少有一个为1 x1必须为0，x2x3x4任意6机器数_B_中,零的表示形式是唯一的。B补码为反码加一如00000000反码11111111补码11111111+1=00000000A. 原码 B. 补码 C. 移码 D. 反码7用32位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是_B_。A. 0N|1-2-32 B. 0N|1-2-31C. 0N|1-2-30 D. 0N|1-2-298_D_用于保存当前正在执行的一条指令。 A. 缓冲寄存器 B. 地址寄存器 C. 程序计数器 D. 指令寄存器9四片74181ALU和一片74182CLA器件相配合，具有如下进位传递功能_B_。A. 形波进位 B. 组内先行进位，组间先行进位C. 组内先行进位，组间行波进位 D. 组内形波进位，组间先行进位10存储器是计算机系统的记忆设备，主要用于_D_。A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据11. 在主存和CPU之间增加cache存储器的目的是_C_。A. 增加内存容量 B. 提高内存可靠性C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度12指令系统中采用不同寻址方式的目的主要是_B_。A实现存储器程序和程序控制B可以直接访问外存C缩短指令长度，扩大寻址空间，提高编程灵活性D提供扩展操作码的可能并降低指令译码难度13常用的虚拟存储系统由_A_两级存储器组成。A主存辅存 B快存主存 C快存辅存 D通用寄存器主存14某一SRAM芯片，其容量为5128位，考虑电源端和接地端，该芯片引出线的最小数目应为_D_。A.23 B.25 C.50 D.1915堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）MSP，(SP)-1SP。那么出栈操作的动作顺序应为_B_。A.(MSP)A，(SP)+1SP B.(SP)+1SP，(MSP)AC.(SP-1)SP，(MSP)A D.(MSP)A， （SP）-1SP16单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用_C_。A堆栈寻址方式 B立即寻址方式 C隐含寻址方式 D间接寻址方式17. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为_A_。A. EA=(X)+D B. EA=(X)+(D) C.EA=(X)+D) D. EA=(X)+(D)18一个子程序在主程序执行期间可以多次被调用，甚至可以自己调用自己，实现这种调用的最好的办法是使用_B_。 A. 寄存器 B. 堆栈 C. 锁存器 D. 主存19假设下列字符码中有奇偶位校验，但没有数据错误，采用偶校验的字符码是_D_。 A. 11001011 B. 11010110 C. 11000001 D. 11001001 20系统总线中控制线的功能是_A_。A提供主存、I/O接口设备的控制信号和响应信号及时序信号B提供数据信息C提供主存、I/O接口设备的控制信号D提供主存、I/O接口设备的响应信号21当采用_A_对设备进行编址情况下，不需要专门的I/O指令组。A.统一编址法 B.单独编址法 C.两者都是 D.两者都不是22指令周期是指_B_。ACPU从主存取出一条指令的时间 BCPU执行一条指令的时间 CCPU从主存取出一条指令加上执行这条指令的时间 D时钟周期时间23异步控制常用于_A_作为其主要控制方式。A在单总线结构计算机中访问主存与外围设备时 B微型机的CPU控制中C组合逻辑控制的CPU中 D微程序控制器中24CPU读/写控制信号的作用是_B_。 A. 决定数据总线上的数据流方向 B. 控制存储器操作（R/W）的类型 C. 控制流入、流出存储器信息的方向 D. 以上任一作用25为了确定下一条微指令的地址，通常采用断定方式，其基本思想是_B_。A用程序计数器PC来产生后继微指令地址B通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址C用微程序计数器PC来产生后继微指令地址D通过指令中指定一个专门字段来控制产生后继微指令地址二、填空题1. 主存储器的性能指标主要是A._ 存储容量_、B._ 存取时间_、存储周期和存储器带宽。2CPU能直接访问A._ 内存储器_和B._cache_,但不能直接访问磁盘和光盘。3Cache是一种A. _高速缓冲_存储器，是为了解决CPU和主存之间B. _读写速度_不匹配而采用的一项重要硬件技术。现发展为多级cache体系，C. _指令cache与数据cache_分设体系。4双端口存储器和多模块交叉存储器属于A._ 并行_存储器结构。前者采用B._ 空间并行_技术，后者采用C._ 时间并行_技术。5CPU中至少有如下六类寄存器A._ 地址_寄存器，B._ 程序_计数器，C._ 指令_寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。6半导体SRAM靠A._ 触发器_存储信息，半导体DRAM靠B._ 电荷存储器件_存储信息。7指令格式中，地址码字段是通过A._ 寻址方式_来体现的，因为通过某种方式的变换，可以给出 B._ 操作数有效_地址。常用的指令格式有零地址指令、C. 二地址指令 、二地址指令三种.8计算机软件一般分为两大类：一类叫A._ 系统软件_,另一类叫B._ 应用软件_。操作系统属于 C._ 系统软件_ 类。9在计算机术语中，将A._ 运算器_ 和B._ 控制器_ 和在一起称为CPU，而将CPU和C._ 存储器_ 合在一起称为主机。10在计算机系统中，多个系统部件之间信息传送的公共通路称为A._ 总线_。就其所传送信息的性质而言，在公共通路上传送的信息包括数据、B._ 地址_、C._ 控制_信息。三、简答题1指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。2简述CPU的主要功能。CPU主要有以下四方面的功能：(1)指令控制 程序的顺序控制，称为指令控制。(2)操作控制 CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。(3)时间控制 对各种操作实施时间上的控制，称为时间控制。(4)数据加工 对数据进行算术运算和逻辑运算处理，完成数据的加工处理。3一个较完善的指令系统应包括哪几类？、一个较完善的指令系统包含数据传送类指令，算术运算类指令，逻辑运算指令，程序控制类指令，I/O指令，字符串指令，系统控制类指令。4DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。常用的刷新方式由三种：集中式、分散式、异步式。5外围设备的I/O控制方式分哪几类？各具什么特点？外围设备的I/O控制方式分类及特点：(1)程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单(2)程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。(3)直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。(4)通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。(5)外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。6请说明指令周期、机器周期、时钟周期之间的关系。指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。7比较水平微指令与垂直微指令的优缺点。(1)水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。(3)由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。(4)水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握四、应用题1现有一64K2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。2某磁盘里，平均找道时间为20毫秒，平均旋转等待时间为7毫秒，数据传输率为2.5M字节/秒。磁盘机上存放着500个文件，每个文件的平均长度为1M字节。现需将所有文件逐一读出并检查更新，然后写回磁盘机，每个文件平均需要2毫秒的额外处理时间。问：（1）检查并更新所有文件需要占用多少时间？（2）若磁盘机的旋转速度和数据传输率都提高一倍，检查并更新全部文件的时间是多少？（1）每次磁盘读写时间=找道时间+等待时间+数据传输时间，故总的文件更新时间为： （2010-3+710-3+1/2.5）2+210-3 500=428（s）；(2)若磁盘机的旋转速度提高1倍，则平均旋转等待时间缩短为3.5ms，若磁盘机的数据传输率提高1倍，则变为5MB/s，故总的文件更新时间为：（2010-3+3.510-3+1/5）2+210-3 500=233.5（s）3设有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果该存储器用512k8位的SRAM组成，需多少片？（3）需要多少位地址作芯片选择？并画出其逻辑框图。(1)因为32位字长为4B,220 = 1M = 1024K,存储器容量为2204B = 4MB,可存储4M字节的信息(2)SRAM芯片容量为512K8位 = 512KB = 0.5MB所需芯片数目为:4MB 0.5MB = 8片(3)因为219 = 512K,即:芯片片内地址线19位.又因为地址线为20位,所以存储器容量为1M, 故需1位地址线作芯片片选选择(CS),用A19选第1个模块,用A19选第2个模块.4设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期T = 200ns,数据总线宽度为64位，总线周期 = 50ns .问顺序存储器和交叉存储器的带宽各是多少？8. 存储器容量为64M,字长64位,模块数m = 8,分别用顺序方式和交叉方式进行组织.存储周期T = 100ns,数据总线宽度为64位,总线周期 = 10ns .问顺序存储器和交叉存储器的带宽各是多少 解:信息总量: q = 64位 8 =512位顺序存储器和交叉存储器读出8个字的时间分别是:t2 = m T = 8100ns =810 (s)t1 = T + (m - 1) = 100 + 710 = 1.7 10 (s)顺序存储器带宽是:W2 = q / t2 = 512(810 )= 64 10(位/ S)交叉存储器带宽是:W1 = q / t1 = 512(1.7 10)= 301 10 (位/ S)5指令格式如下所示，OP为操作码字段，试分析指令格式特点。 31 26 22 18 17 16 15 0 OP源寄存器变址寄存器偏移量五解：（1）操作码字段为6位，可指定 26 = 64种操作，即64条指令。 （2）单字长（32）二地址指令。 （3）一个操作数在原寄存器（共16个），另一个操作数在存储器中（由变址寄 存器内容 + 偏移量决定），所以是RS型指令。 （4）这种指令结构用于访问存储器。6某微机的指令格式如下所示： 15 10 9 8 7 0操作码XDD: 位移量X:寻址特征位 X=00：直接寻址； X=01：用变址寄存器X1进行变址； X=10：用变址寄存器X2进行变址； X=11：相对寻址设（PC）=1234 H,( X1)=0037H,( X2)=1122H(H代表十六进制数)，请确定下列指令的有效地址。4420H 2244H 1322H 3521H 6723H源地址目标地址OP(6)X(2)D(24)7.已知cache 命中率 H=0.98，主存比cache 慢4倍，以知主存存取周期为200ns，求cache/主存的效率和平均访问时间。R=Tm/Tc=4；Tc=Tm/4=50ns E=1/R+（1-R）H=1/4+（1-4）0.98=0.94 Ta=Tc/E=Tc4-30.98= 501.06=53ns。8CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：1Cache 命中率H。2Cache/主存系统的访问效率e。3平均访问时间Ta。CPU执行一段程序时,cache完成存取的次数为2000次,主存完成存取的次数为180次,已知cache存储周期为40ns,主存存储周期为250ns,求cache的命中率,cache/主存系统的效率和平均访问时间.(7分)【解】Nc = 2000,Nm = 180tc = 40 ns,tm = 250 ns命中率h = Nc/(Nc+Nm) = 2000/(2000+180) = 0.917 = 91.7%平均访问时间ta = h*tc+(1-h)tm = 0.917*40+(1-0.917)*250 = 57.43 ns效率e = tc/ta = 40/57.43 = 0.6965 = 69.65%9显存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。（1） 若显示工作方式采用分辨率为1024768，颜色深度为3B，帧频（刷新速率）为72HZ，计算总带宽。（2） 为达到这样高的刷存带宽，应采取何种技术措施？1) 刷新所需带宽=分辨率每个像素点颜色深度刷新速率 102